This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/952446/sn74axc4t774-1-177v-on-the-b-side-inputs-when-it-should-be-3-3
我们设计了一个电路板、其中 B 侧用作输入、A 侧用作输出。 但是、我们看到 B 侧为1.177V。 您能帮助检查一下这是否正确吗？
以下是一些附加信息：
无论 OE_N 是高电平还是低电平、我仍然会看到相同的测量结果。 对于一个电路板、似乎是1.177V、而另一个电路板显示1.212V。
JTAG_xxx 信号连接到 JTAG 连接器、100k 上拉至3.3V、而不是被驱动。 A 侧或 B 侧上的所有测量均在浮动网络上完成。
如果 VCCA 断电至0-300mV 且 VCCB 为3.3V、则 B 侧显示1.2V、A 侧显示0V。
2.如果 VCCA 被加电至1.8V 且 VCCB 为3.3V、B 侧显示1.2V、A 侧显示0V。
3.如果 VCCA 被加电至1.8V 并且 VCCB 为0V、 B 侧显示1.2V、A 侧显示0V。
奇怪的是 B 侧的~1.2V。 由于我在这里具有上拉电阻、因此我需要3.3V 电压。
部件
封装尺寸
当我获得更多状态时、我将进行更多更新。
每个人都知道 I/O 具有内部弱下拉电阻器。 (对于"每个人"、我实际上指的是"没有人"、因为数据表没有提到它。)
当任一电源关闭时、所有 I/O 均为高阻抗。
那么、这是否意味着我应该取消装配100k Ω 电阻器？
如果您希望下拉线、
如果线路需要上拉、则需要更强的上拉电阻器。
嗨、Phillip、
如果可能、我建议使用10千欧的上拉电阻器。 但是、我担心的是、无论 I/O 是否被禁用、这个问题都很明显。 禁用 I/O 时、不应将干扰抑制电路用作弱下拉电阻器。
请告诉我、您是否能够使用10千欧姆电阻重新测试、以及它是否能够解决问题。
您对10k 欧姆的建议是正确的。 我验证了它。 谢谢你
