This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LV245A:输出高阻抗/OE 引脚

Guru**** 2385430 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/939111/sn74lv245a-ouput-high-impedance-with-oe-pin

器件型号:SN74LV245A

大家好、

您能给我以下客户问题的评价吗?

问题1. 对于数据表11、它描述了"为了确保加电和断电期间的高阻抗状态、/OE 应该通过一个上拉电阻器被接至 Vcc。" 当/OE 引脚上拉至 VCC 时、器件看起来会被永久禁用。 理解是否正确?  

问题2. 当/OE 引脚下拉至 GND 时、客户似乎没有器件的输出高阻抗。 为了确保器件处于高阻抗状态、/OE 引脚在上电和断电期间应处于高电平、例如已上电的外部 MCU?

此致、
佐崎武

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    如果您不关心加电和断电期间 I/O 的状态、则可以将 OE 直接接地。

    上拉电阻器允许微控制器在上电后将 OE 引脚拉低。

    2.在 MCU 初始化其 GPIO 之前、需要使用上拉电阻器来获得高电压。