• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 414 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G125-Q1：超过规格的输入上升/下降时间会导致输出异常？

admin
Guru**** 2539500 points
Other Parts Discussed in Thread: SN74LVC1G125-Q1, SN74LVC1G17-Q1

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/914814/sn74lvc1g125-q1-input-rise-fall-time-over-the-spec-will-cause-output-abnormal

器件型号：SN74LVC1G125-Q1
主题中讨论的其他器件： SN74LVC1G17-Q1

根据数据表、输入最大上升/下降时间为5ns/V、 但在我的设计中、它是50ns/V、这将导致问题？ 不喜欢没有触发输出？  ( 我的设计没有速度要求、仅数据速率约为5M)

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    这可能会损坏器件。 请参阅 [常见问题解答]慢速或浮点输入如何影响 CMOS 器件？

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的快速回复！

    是否有引脚对引脚器件可替代 SN74LVC1G125-Q1以 满足我的设计要求？ 是否使用了施密特触发器、CMOS 缓冲器。

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您是否需要 OE 输入？ SN74LVC1G17-Q1上的引脚为 N.C.。

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    非常感谢！

    我相信这是一个很好的替代方案！  

     在我的设计中  、/OE 输入直接连接到 GND、我认为可以将 SN74LVC1G17-Q1的引脚1连接到 GND、 尽管它是 NC。