This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN54LVTH162244:SN54LVTH162244查询

Guru**** 2577385 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/913177/sn54lvth162244-sn54lvth162244-query

器件型号:SN54LVTH162244

大家好、

在‘的一个客户应用中,只要栅极使能信号被移除,他们就希望 LVTH 输出始终为“高电平”。  

是否允许在 LVTH 输出端放置一个上拉电阻器(图像已连接)? 如果是、则 R 的值将覆盖总线保持并确保逻辑高电平输出的值是多少?

e2e.ti.com/.../SN54LVTH162244.docx

提前感谢您的帮助和支持。

此致、Shinu Mathew。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Shinu、

    不建议在具有总线保持功能的 I/O 上设置上拉/下拉电阻、但在某些情况下、有时需要这样做。 II (HOLD)最小规格告诉您需要多大的电流来过驱总线保持电路以更改状态。 您可以使用该值来调整电阻器的大小。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    只有输入具有总线保持电路。

    该电阻器只需 µA 100 μ A 的输出泄漏电流。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!Dylan、

    感谢您的参与。  

    此致、Shinu

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢