This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LV8154:SN74LV8154配置为32位计数器的最大频率?

Guru**** 1869600 points
Other Parts Discussed in Thread: SN74LV8154
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/912441/sn74lv8154-maximum-frequency-for-sn74lv8154-configured-as-a-32-bit-counter

器件型号:SN74LV8154

通过将 CLKBEN 连接到 RCOA、可将 SN74LV8154配置为32位计数器、从而允许在两个16位计数器之间进行纹波携带。  由于这些是波纹计数器、而不是同步计数器、因此正确地理解32位配置中的最大时钟频率将是16位配置中的一半吗? 例如、该器件在3.3V 和 CL=50pF 时的额定频率最低为25MHz、因此在32位配置中只能实现12.5MHz? 在传播延迟加倍的情况下、这似乎是合理的。 这个问题基本上是一个现实检查、以确保我不会错过一些基本的东西。 提前感谢您的帮助!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    否、此器件仍支持额定时钟速度(例如25MHz @ 3.3V)。

    谢谢!

    乍得克罗斯比

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢乍得。 但我是否可以要求澄清? 两个16位计数器中的每一个都有一个传播延迟。  当将它们级联在一起以形成一个32位计数器时、由于两组16位计数器之间存在纹波进位、因此总传播延迟必须加倍。  第一级的输出必须稳定、然后第二级才能处理可能的进位并使用第二传播延迟进行计数。  这必须将总系统传播延迟增加一个系数2、将最大频率降低一半。  问题是、当单独运行时、器件的最大额定频率是针对每个16位计数器、还是当两者级联在一起时。  如果是前者、这将是传统的。  如果是后者,那将是非常不寻常的。  这意味着、如果两个级联计数器可以在最大25MHz 下运行(如您所暗示的3.3V 和 CL=50pF)、那么单独一个非级联计数器就可以在50MHz 下运行、这似乎是非常不可能的。  因此、除非另有说明、否则我认为器件的最大额定频率是分别用于16位计数器中的一个、而不是将这两个计数器连接在一起、这意味着级联时的最大频率为12.5MHz。  您能否解释一下您为什么认为情况并非如此的理由?  请告诉我分析中的错误。  谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    因此、启用32位计数器功能的方法如下:CCKA 和 CCKB 都连接到相同的 CLK 输入、RCOA 连接到 CCKBEN 引脚。 这意味着每2^16个时钟周期触发一次、RCOA 引脚将切换一次、从而在计数器 B 上启用计数。此 RCOA 引脚将仅在1个时钟(CLK)周期激活计数器 B、因此仅允许在计数器 B 上进行1次计数。如果您参考数据表中的时序图 (第6.9节)、您将看到两个计数器都能够处理相同的输入时钟。 另请注意、计数器的当前计数仅在 RCLK 脉冲后可用。

    谢谢!

    乍得克罗斯比