This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/910495/sn74lv08a-behavior-on-increasing-input-transition-rise-and-fall-rate
您好！
在 SN74LV08A 的数据表中、Δt ΔV 说明了当 Vcc=3.3V 时、Δ V/Δ L=100ns/V。
如果超过此值、是否存在因器件内部击穿电流而导致器件故障的问题？ 请告诉我们。 具体而言、您能告诉我们您对10usec/V 有何顾虑吗
谢谢、此致、 M.Hattori。
该规范的正下方是一个脚注。 以下哪一项链接至描述可能损坏的文档：
(1)器件的所有未使用输入必须保持在 VCC 或 GND 上、以确保器件正常运行。 请参阅 TI 应用报告《慢速或浮点 CMOS 输入的影响》(SCBA004)。
另请参阅 [常见问题解答]慢速或浮点输入如何影响 CMOS 器件？
