This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVCH8T245:加电/断电期间的高阻抗状态

Guru**** 1127450 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/904948/sn74lvch8t245-high-impedance-state-during-power-up-power-down

器件型号:SN74LVCH8T245

您好!

 器件是否必须在加电/断电期间处于高阻抗状态? 是否出于某种原因建议使用?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当电源电压高于0V 但低于1.65V 时、不能保证正常运行、即 I/O 可能具有错误的方向和/或输出可能驱动错误的值。

    如果您不关心加电/断电期间 I/O 的状态、则可以将 OE 直接接地。