在我的其中一个设计中、我使用的是 SN74HC374PWR 锁存器、该锁存器由微控制器驱动。
由于 LATCH 的输入直接由微控制器驱动、并且未连接上拉/下拉电阻器、因此当微控制器上电复位时、LATCH IC 是否存在任何问题? 我的意思是、这会损坏锁存 IC 还是挂起锁存 IC?
默认情况 下、上拉电阻器连接到/OE、下拉电阻器连接到 CLK 引脚、根据数据表、要更改输出状态、/OE 必须被拉至低电平、时钟应具有上升沿。
但是、当/OE 上拉为高 电平且 CLK 下拉为低电平时、下电上电时、锁存 IC 上是否存在任何风险、因为 LATCH 的输入仅连接到微控制器(由于在下电上电时微控制器处于未定义状态)且未连接到有效逻辑(上拉/下拉)? 请参阅前一封电子邮件中的快照。