常见问题解答：逻辑和电压转换 > 输出参数>>电流常见问题解答
传输线路会给工程师带来很多困惑。 我希望在这里澄清其中的一些内容。 我会将其分解为几个部分、因此如果您已经了解了一些内容、则可以轻松跳至您需要了解的信息。
**就像一个免责声明一样，传输线路是一 个极其复杂的主题，我在这里无法涵盖与传输线路相关的所有内容。 **
什么是传输线路？
出于此帖子的目的、传输线路只是一条线路、旨在在相对较大的距离内传输具有最小损耗的电气信号。 我们通常以几种形式看到这些：
带状线/微带：这些是 PCB 上的布线。 任何布线如果足够长、都可以成为传输线路。 如果不考虑传输线路的影响、这些是系统设计人员最常见的问题来源。
同轴电缆：这些电缆通常是50 Ω 特性阻抗电缆、专为将射频信号与50 Ω 信号源和50 Ω 负载匹配而设计。 这里还有其他阻抗、但50 Ω 是最常见的版本。 传输线路由中心导体组成、周围是绝缘体、然后是导电材料管。 信号通常位于中心导体上、外部导体接地。
双绞线：这些正是它们的声音-一对导线、通常带有一个信号和一个接地、通过绞合在一起形成双 螺旋线。 它们最常见于 CAT5e 等网络电缆。 网络电缆的典型特性阻抗为100 Ω。
并联线：这是两条并联的线、一条与信号并联、另一条接地(通常)。 其中最常见的形式是带状电缆、它只是一组从一个位置并联的导线。 由于存在噪声和干扰问题、它们目前并不常用。
传输线路在开始像传输线路一样工作之前需要多长时间？
通常说逻辑？ 20厘米
该值与信号的频率成分密切相关、因此边沿越快、得到的数字就越小。 让我们快速介绍一下我所说的"频率成分"。
方波的频率成分
任何信号都可以细分为一系列正弦波、而方波最终是一个无限系列的正弦波。 如果您有兴趣、这里有一个很好的解释： https://en.wikipedia.org/wiki/Square_wave
因此、在实际信号中、最大边沿速率是对信号频率成分的主要控制。 让我们以1MHz 信号为例。 以下是3个均为1MHz 信号的方波：
三个1MHz 信号、每个信号具有不同的边沿速率。 从上到下：100ns、10ns、1ns
我对这些信号进行了傅里叶变换、发现仅在20MHz 后、第一个信号的谐波就已经降至0.5V 以下、而第三个信号在100MHz 时仍然具有0.518V 分量。
确定方波带宽的一般经验法则是使用以下公式中信号的转换时间(t_t、10%至90%)：
BW = 0.35/t_t
对于上面的顶部波形、带宽预计为0.35/100ns = 3.5MHz、而最后一个信号为0.35/1ns = 350MHz。
当我们谈论信号的"频率成分"时、我们所指的是该带宽频率、而不是方波频率。
典型逻辑信号的转换时间介于1ns 和10ns 之间、这使得信号的典型最大带宽大约为350MHz。
传输线路被视为"足够长"以开始像传输线路一样工作的一般经验法则是四分之一波长(λ/4)。 为了获得波长、我们可以使用以下公式进行快速近似计算：
λ= c / BW = 300mm/s / 350MHz = 0.857m
λ/4 ~= 21.4cm
在350MHz 方波时钟信号(标准逻辑器件"实时")以下的世界中、"长距离"至少为21.4cm。 在许多电路板和许多系统中、20cm 不是那么远、因此您可能会开始看到电路板上的传输线效应。
λ 可以开始看到传输线的影响低至十分之一波长(/10)，这意味着我们的典型逻辑电路为8.6cm。
"特征阻抗"到底意味着什么？
传输线路的特性阻抗只是传输线路中任意点的电压与电流之比。 这种 情况的证明很复杂、因此我不会在这里解释、但只要知道当您在传输线上看到"50 Ω"时、这并不意味着该线路的作用类似于50 Ω 电阻器。 这意味着该线路上的传播波的电压与电流之比为50 Ω、毕竟欧姆定律定义的电阻只是一个比率：
R = V/I
这有一些非常有趣的含义、将在下一节中介绍。
持续出现的这些"传输线路效应"是什么？
当信号通过传输线路传输时、通常损耗很小(这就是我们使用传输线路的原因)、但信号通过线路传播需要一些时间。 该时间分量是问题的主要来源。
如果阻抗不匹配、信号可能会反射到传输线上。
在上一节中、我们知道在传输线路上的任何点、电压电流比将始终为相同的值(给出为 Z_0、也称为传输线路的特性阻抗)。
当您将电阻器 Ω 到传输线路的末端、迫使其具有不同的电压电流比(例如传输线路上为50 Ω、负载上为100电阻器)时、会发生什么情况？
当传输线上和负载上的电压与电流之比不同时、这会产生反射波。
这里是在负载处测量的另外3个方波、这次具有不同的负载端接、其他所有东西保持恒定：
100 Ω 端接、50 Ω 传输线路
1 kΩ 端接、50 Ω 传输线路
10 MΩ 端接、50 Ω 传输线路(CMOS 输入的最典型阻抗)
您可以在上面的图像中看到、随着端接阻抗的增大、线路上的过冲和振荡变得更糟。 这是因为与传输线路匹配的阻抗越来越差。 另请注意、输入波形为3.3V 方波、在上一个示例中输出达到5V 以上。 线路上的反射 是累加的、从而产生可能损坏 CMOS 器件的大电压。
信号由传输线路延迟
输出信号将根据传输线的长度产生延迟。 下面是一个具有3条不同长度线的示例、显示了同一图中的输入(红色)和输出(黄色、紫色、绿色)：
*仅显示绿线的输入(红色)、其他输入同时启动。
该图显示了一些有趣的东西。
首先、由于线路上的反射、输入不是干净的方波。
接下来、信号的初始上升沿的延迟明显不同。
最后、信号上的振荡(又称为振铃)与延迟相关。 您可以看到，由于线路上的延迟较长，绿色信号的振荡时间比黄色信号长得多--这是因为线路上的反射需要更长的时间才能来回传输。
为了防止传输线路影响我的逻辑信号、我该怎么做？
一些人认为最佳解决方案是使阻抗与信号匹配。 虽然这将消除反射、但它将引入新的问题。 以下是完全匹配的(接近)阻抗信号输出波形：
匹配的50 Ω 输入、Z_0 = 50 Ω 和50 Ω 负载条件下的3.3V 信号输出。
信号看起来很好、但您应该注意到输出仅达到输入电压的一半、这正是我们所期望的( 来自源的50 Ω 输入、50 Ω 负载... VOUT = Vcc * 50/(50 + 50)= V_CC/2)。 这通常是逻辑电路中的一件糟糕的事情。
我知道的最佳选择是在输入端使用阻尼电阻器、以便尽可能使输入与传输线路匹配、如下所示：
左 侧的电路显示了一个添加的25 Ω 阻尼电阻器。 LVC Ω Ω 逻辑的输出驱动强度接近25k Ω、因此这个添加的电阻器使我们接近所需的50k Ω。
您可以在 MΩ 波形中看到振铃显著减少、即使负载与我的第一个示例中使用的负载仍然是相同的10 μ A。 当进入 CMOS 输入时、该信号不会导致任何问题。
这种方法的工作原理是消除对第一次抖动的反射。 仍然有来自高阻抗负载的反射、但信号源接近完美匹配、因此这些反射不会在传输线上来回跳动。