• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 437 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G14-Q1：TPD 可能很小？

admin
Guru**** 2386600 points
Other Parts Discussed in Thread: SN74AUC245, SN74AUC244
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/797004/sn74lvc1g14-q1-tpd-could-be-small

器件型号：SN74LVC1G14-Q1
主题中讨论的其他器件：SN74AUC245、 SN74AUC244

各位专家：

我正在寻找一些可以支持 tpd 小于1ns 的 single-bit 缓冲器。 不确定是否有任何标准逻辑组件支持此功能。 或者可以选择其他任何东西？

谢谢！

  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Zhipei 您好、
    我认为没有任何器件可以满足该要求。

    您能告诉我系统的相关信息吗？ 为何需要小于1ns 的延迟？ 负载是多少？ 电源电压？ 数据速率？
  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Emrys：

    感谢您提供的信息！ 只是想知道是否有任何候选人满足这一要求。 系统将在菊花链模式下分配时钟、并将累加每个节点的延迟。 但是、所有节点仍需要与该时钟同步工作。 我将在我的侧对此进行审查、以确保该要求无效。  

    谢谢！

  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    最好是时钟扇出均匀扇出时钟的所有层，这样系统中的时序就不会有差异，或者设计系统，使更快发生的时钟连接到需要首先执行的逻辑。

    标准逻辑产品线中为此提供的最快器件是 SN74AUC244或 SN74AUC245。

    还有 TI 提供的具有额定附加抖动的扇出时钟缓冲器、位于以下位置：
    www.ti.com/.../products.html

    不过，这些都由不同的团队提供支持--如果您想获得帮助，我建议您打开一个新的帖子，其中包含他们的产品组合中的一个器件型号。