[参考译文] SN74LVC07A：SN74LVC07A 逻辑图

尊敬的 Andy：

首先、我应该声明所示的实验部件74LVC07A 是 SN74LVC07A 的_直接_替代器件。 这些器件在功能上是相同的。

所示的图是开漏缓冲器的定义。 图1、图2和图3是等效的、只是不同的绘制相同东西的方法--带下划线的菱形符号表示开漏输出、它仅是一个 n 通道 MOSFET (没有 p 通道 MOSFET 连接到输出)。 您会发现半导体行业中使用的这个符号表示了这种情况--除了这个符号之外，许多次没有提供任何解释。 这是不幸的、因为许多工程学校都不教授这种类型的东西。  我想他们希望我们能在工作中学习它吗？

上面显示的图3是器件的详细原理图、图1、图2或 TI 数据表中的图没有提供额外的详细信息... 它显示的只是器件是一个没有输出 PFET 的缓冲器。  以下是标准 CMOS 缓冲器原理图(即不是漏极开路器件)：

或另一种绘制相同内容的方法：

这是为缓冲器绘制原理图的一种非常模糊的方法--请注意，输入逆变器没有电源... 输入或输出上没有 ESD 结构。 如果您正在寻找详细的原理图、那就不是！

以下是相同缓冲器的更好原理图、显示了更多有用的详细信息：

这将很好地表示 SN74LVC1G34、这是一款具有推挽输出的简单 CMOS 缓冲器(仍未实现开漏)。  请注意、我已将 MOSFET 图转换为更简单的版本、以清理杂乱-顶部器件仍然是 pFET、底部器件仍然是 nFET。 使用此符号时、假设 pFET 的体连接将连接到 Vcc、nFET 的 GND。

我还仅在输出结构中添加了绿色寄生二极管(存在于_all_MOSFET 中)。 我没有包括内部节点、因为它们仅连接到内部节点、不会考虑运行情况。

红色二极管表示此器件中的 ESD 结构。 所有现代 CMOS 逻辑器件都具有某种 ESD 保护----并非总是这样的齐纳二极管，而是通常与之接近的东西。 如果输入或输出驱动至低于 GND 的电压(即 A < GND、二极管正向偏置)、则可以打开这些二极管。  这可以在绝对最大额定值表的数据表中找到：

在这里、您可以看到输入可被驱动至低于0V、但是如果它超过-0.5V、那么二极管被打开、电流将流动。 必须限制电流以防止损坏器件、因为二极管实际上会像短路一样工作。

很抱歉绕道--让我们回到详细的原理图。 使用相同的格式、我可以为 SN74LVC07A (一个通道)绘制详细的原理图：

如果与上面我提供的推挽式缓冲器原理图相比，您可能会注意到它们非常相似.... 实际上、它们是相同的、只是我删除了输出端的 P 沟道 MOSFET。  这就是所有的开漏符号意味着--在输出上没有 PFET。

这也可以从电气特性表中推断出来：

左侧是推挽式器件、右侧是开漏器件。 您可以看到为推挽器件指定了 V_OH 和 V_OL、仅为开漏器件指定了 V_OL。

在极少数情况下、将为漏极开路器件指定 V_OH、但它仅显示泄漏电流(除非它是数据表中的误差)。 开漏器件无法在输出端驱动"高电平"、因为它们没有输出 PFET。

您好、Emrys Maier、

  感谢您的帮助、 非常清楚。

谢谢、

Andy