This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LSF0102:在端口 A 上没有上拉电阻的情况下、LSF0102输出电流

Guru**** 2539330 points
Other Parts Discussed in Thread: LSF0102

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/866130/lsf0102-lsf0102-output-current-with-no-pullups-on-port-a

器件型号:LSF0102

大家好、

我将 LSF0102用作1V8 (端口 A)<->3V3 (端口 B)的双向电平转换器。 遗憾的是、我在 A 端口上留下了上拉电阻器、尽管 A 端口在某些情况下是输出、我希望每通道的电流为≤1mA。

我的问题:

是否可以通过减小 VREFB 的上拉电阻器的电阻(默认值:200k)来增大逻辑"1"的电流、从而增大 Vgs (从而增大阈值)、以便 NMOS 可以驱动1mA @ Vout = VrefA 而不损坏器件?

我的理解是:

如果这是不可能的、则端口 A 上的电压在逻辑"1"期间将下降、平均 Vgs 将增加、从而导致 NMOS 的电阻减小、电流可以从端口 B 流向 A
那么、在本例中、我希望压降很小(< 0.3V)?!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Julian、欢迎参加论坛!

    我通常在 LSF 中看到的第一个混淆点是它包含4端口 FET。 源极和漏极由 A1和 B1上的电压定义-这些电压可在运行期间切换。 V_A1和 V_B1之间的较低电压被视为源极。

    我不确定您在这里的意思:

    如果这是不可能的、则端口 A 上的电压在逻辑"1"期间将下降、平均 Vgs 将增加、从而导致 NMOS 的电阻减小、电流可以从端口 B 流向 A
    那么、在本例中、我希望压降很小(< 0.3V)?!

    如果输入(A1)上的电压为 Vref_A、并且我们假设 nFET 已导通、则(B1)上的电压将尝试跟随 Vref_A 上的电压、因此 nFET 的两侧都将为~Vref_A 在这种情况下、器件是打开还是关闭?

    截止条件:VGS≤Vth

    栅极上的节点电压:V_GATE ~= Vref_A + Vth + V_OD

    ** V_OD 是偏置电路提供~5uA 偏置电流所需的过驱电压

    VGS = V_GATE - Vref_A = Vref_A + Vth + V_OD - Vref_A = Vth + V_OD

    因此、从技术上讲、器件处于开启状态、但它不能提供超过~5uA 的电流(偏置电流)。 考虑到上拉电阻器可以提供 mA 电流、它可以轻松对其进行过功率并将线路驱动至 VBPU

    **

    为了简短说明、B 侧的正电流由上拉电阻器提供、而不是 LSF 器件。 减小上拉电阻器值(而不是200kOhm 偏置电阻器)将提供额外的驱动电流。 下面是一个详细讨论此问题的视频:  

    我建议观看有关 LSF 电压转换器的完整视频系列、以获得详细说明(整个系列不到20分钟)-比我在这里写的任何内容都好得多。  如果您在此之后有具体问题、请返回并发布-我将尝试提供帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的快速回复!

    原型板已经制作完成、但尚未到达、我刚刚注意到了这一错误(A 侧缺少上拉电阻器)。 因此、我想检查一些可能性、以便使电路在以前工作。

    我尝试在所附图像中标记电流和电压、希望能更好地描述我的意思。



    在我的示例中、A1是输出(灌电流)、B1是由 GPIO 驱动的输入(拉电流)。 由于我将上拉电阻留在 A 侧、因此整个电流必须由 GPIO/源极提供-数据表中还有一个针对这种情况的示例应用(第15页、图8)。
    但是、如果 A1上的输出电压等于 Vref_A 并且没有上拉电阻器、那么大约1mA 的 A 侧汲取的电流将变为高电平;因此输出电压将下降到 A 侧(因为 nFET 是高阻抗)、我对吗?

    然而、当它下降时、Vgs (标记)增加、所以 nFET 的电阻将降低、直到提供汲取的电流? 如果这是正确的、可能输出电压仍然足够高、我不必做任何事情。

    但如果压降很高、我的想法是将200k 偏置电阻器更改为较低的值、从而增大 V_OD 以获得较高的偏置电流(Vref_B - Ibias * Rbias = Vref_A + Vth + V_OD)。 这是可行的吗?

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的快速回复!

    原型板已经制作完成、但尚未到达、我刚刚注意到了这一错误(A 侧缺少上拉电阻器)。 因此、我想检查一些可能性、以便使电路在以前工作。

    我尝试在所附图像中标记电流和电压、希望能更好地描述我的意思。



    在我的示例中、A1是输出(灌电流)、B1是由 GPIO 驱动的输入(拉电流)。 由于我将上拉电阻留在 A 侧、因此整个电流必须由 GPIO/源极提供-数据表中还有一个针对这种情况的示例应用(第15页、图8)。
    但是、如果 A1上的输出电压等于 Vref_A 并且没有上拉电阻器、那么大约1mA 的 A 侧汲取的电流将变为高电平;因此输出电压将下降到 A 侧(因为 nFET 是高阻抗)、我对吗?

    然而、当它下降时、Vgs (标记)增加、所以 nFET 的电阻将降低、直到提供汲取的电流? 如果这是正确的、可能输出电压仍然足够高、我不必做任何事情。

    但如果压降很高、我的想法是将200k 偏置电阻器更改为较低的值、从而增大 V_OD 以获得较高的偏置电流(Vref_B - Ibias * Rbias = Vref_A + Vth + V_OD)。 这是可行的吗?

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    应用报告 《使用 LSF 系列进行电压电平转换》的第1节 指出、如果没有 A 侧上拉:

    在弱1条件下、TI 建议仅使用高阻抗负载、因为极小的电流会导致输出电压显著下降。

    您与 A1的连接到底是什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Clemens、

    我已经阅读了应用报告、但太晚了... 因此、我正在寻找一种方法来临时修复此错误、如上所述。

    模块的复位引脚和稳压器的使能引脚连接到此引脚。

    1mA 可能会超过电路的实际需求、但根据数据表、每个器件的最大消耗电流可能超过100µA μ A。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Julian、

    感谢您的澄清。 是的、您可以按照描述的方式增加电流吞吐量。

    我在具有 LSF 的系统中看到的一个常见问题是、Vref_A 上使用的电源通常无法灌入电流(例如 LDO)并进入降压。 您可能需要添加一个负载电阻器、以便在电源输出端吸收该额外电流、具体取决于您的系统配置。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    µA CMOS 输入、100 μ A 的泄漏电流非常罕见。 是否有集成的下拉电阻器、或者您能告诉我们实际的芯片编号吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你是对的... 它是100nA、而不是100µA…… 因此、我可能不会遇到任何问题。 不过、我进行了 SPICE 仿真以检查大致行为:即使电流消耗大约为0.2mA、我也希望电压下降0.3V、这不是问题。

    感谢您的支持!