• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 470 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD40109B：输入过压保护二极管电路

admin
Guru**** 2391025 points
Other Parts Discussed in Thread: CD40109B, SN74LVC1G08, SN74LVC14A

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/787188/cd40109b-input-over-voltage-protection-diode-circuit

器件型号：CD40109B
主题中讨论的其他器件： SN74LVC1G08、 SN74LVC14A

这是我的 CD40109B 电路、其中 R26.1 = 4x10K、R25.1-A = 4x100K 、CX.1-.4 = 47pF：

为了防止输入上升到高于 Vcc 输入、假设  通过 R26电阻器的电流不超过最大输入电流、下面图1底部所示的输入保护二极管电路就足够了。

但是、我有一些不确定因素...

a)我假设/期望数据表中每个引脚额定值的最大输入电流

是 数据表底部图1所示输入保护电路的额定值 (因为图中显示“*所有受 COS/MOS 保护网络保护的输入”)。 但是、该图显示了连接到 VDD 而不是 VCC 的二极管的顶部。 这是一个错误，还是我误解了这个图的功能/目的(或者两者都是真的)。

例如、如果 VCC 的值小于 VDD、并且这些输入被钳位到 VDD、那么根据 VDD、输入的范围似乎是有限的(根据 IC 的电平转换功能、这对我来说是没有意义的)。

b)同样、在图1中、二极管的顶部显示两个连接阳极到阳极的二极管；我不理解这可以提供什么保护、除非我 假设这些仅在顶部二极管达到其反向电压额定值时提供保护。  如果没有、 该电路如何提供保护？ 如果 是、它钳制的额定电压是多少？

c)是否已经有任何文档解释了这些详细信息？  

d)数据表是一 份带有更改的旧影印件(我假设 TI 通过购买其他公司获得了此设计)。 TI 是否会随时创建更新的数据表？

  • 0
    TI__Guru**** 2391025 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    图片未显示、因此我必须不正确地粘贴它们... 我会再试一次...

  • 0
    TI__Guru**** 2391025 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、James、欢迎参加论坛！

    是的- E2E 发布系统对于图像如何投入到帖子中非常特别。 我发现最好的方法是将它们保存在硬盘上的某个位置、然后使用"插入/编辑媒体"按钮将它们放入我的帖子中。 很抱歉。

    ----

    您在这里提出了很多有效的问题。 我将在这里将它们分开、有点不按顺序：

    是否已经有任何文档解释了这些详细信息？  

    我没有找到任何东西。 我很乐意在这里分享我所知道的一切。

    数据表是一 份旧的影印件、有一些更改(我假设 TI 是通过购买其他公司获得此设计的)。  


    是的-该器件是从 Harris Semiconductor 公司(列在数据表的左上角)收购的、并且数据表没有更改、只是在其中粘贴了 TI 的标识和文献跟踪值-以及可订购产品/机械信息的典型附录。

    TI 是否会随时创建更新的数据表？

    可能很快就不会了。 我们确实有更新数据表的计划、但问题在于"否"。 我们的团队中还有~1500个数据表、需要更新为现代 TI 格式、而没有分配多少资源来处理这些数据表。 其中许多人有错误、更现代、和/或拥有庞大的客户群、因此成为他们的优先考虑因素。

    在本例中、要使其采用正确的格式、需要进行大量工作。 由于该器件非常旧、并且不是一种非常流行的功能、因此数据表很可能会保持可预见的未来的状态- 除非我们发现给客户带来问题的明显错误、在这种情况下、我们别无选择、只能确定更新的优先级。

    同样、在图1中、二极管的顶部显示两个二极管连接阳极至阳极；我不知道这可以提供什么保护、除非我 假设这些仅在顶部二极管达到反向电压额定值时才会提供保护。  如果没有、 该电路如何提供保护？ 如果 是、它钳制的额定电压是多少？

    您完全正确。 背对背 ESD 二极管保护电路在不使用正钳位二极管的器件中非常常见。 该电路为 ESD 事件提供短路(超过1kV)、但对于较低的电压而言似乎是开路。 该配置允许输入电压超过电源电压、而不会钳制输入电压。 我们通常将其称为"过压容限"输入。

    我在数据表中看到一个误差、由于输入结构的增加图、这个误差很可能被忽略了很长时间。 如果您查看最大额定值、绝对最大值：在第一页上、此行：

    直流输入电流，任意一个输入.........................................................................   ±10mA

    "±"符号应仅为"-"、如果没有正钳位二极管、则不应有10mA 的正输入电流额定值(正电流流入器件)。 该器件实际上仅允许1μA μ A (最大值)流入输入。 我会将其添加到勘误表中、以便在更新数据表时不要错过它。

    我假设/期望数据表中每个引脚额定值的最大输入电流 是 数据表底部图1所示的输入保护电路的额定值 (因为图中显示的是"*所有受 COS/MOS 保护网络保护的输入")。 但是、该图显示了连接到 VDD 而不是 VCC 的二极管的顶部。 这是一个错误，还是我误解了这个图的功能/目的(或者两者都是真的)。

    希望前面的答案能为您解决这个问题。 请告诉我是否可以在这方面提供进一步的帮助。

    为了防止输入上升到高于 Vcc 输入、假设  通过 R26电阻器的电流不超过最大输入电流、下面图1底部所示的输入保护二极管电路就足够了。

    在您的电路中、我看不到输入源或有关输入信号的任何信息、因此我无法对这方面的任何内容进行评论。 我还看到、您有一个 RC 滤波器直接连接到器件的输入端。  我强烈建议您不要这样做、因为 CD40109B 是 CMOS 器件、输入对缓慢的输入边沿反应不会很好。 这里有一个有关此主题的常见问题解答：

     

    如果这回答了你的问题，请点击绿色的“这解决了我的问题”按钮--如果没有，只需回复，我就会继续以任何方式提供帮助。

  • 0
    TI__Guru**** 2391025 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Emrys 您好！

    感谢您提供详细而及时的回答。 它是一种令人耳目一新的空气！！

    现在... 尝试走出"兔子洞"... 我有两个后续问题：

    a)背景：

    我将 CD40109B 用作信号调节电路的一部分 、用于将待测单元 (UUT)@ 15V 与 PXI 数字 I/O 板@ 3.3V 连接 、并插入用于信号保护的附加电路(该附加电路具有~ 560 Ω 阻抗)。

    因此、由于系统的这些部件安装在不同的位置、我将有~ 2米的屏蔽双绞线电缆来传递来自 PXI-to Sig.Prot.Ckt-to - Sig.COND.Ckt(3.3V 至15V)或来自 Sig.COND.Ckt(15V 至3.3V)-至- Sig.Prot 的信号、具体取决于通道是 PI-Ckt.Prot。

    因此、我在尝试谨慎设计时、希望使用 RC 网络来滤除在长线缆上拾取的任何杂散噪声、这些杂散噪声可能会导致错误的边沿或脉冲。 因此、我计算出、我将使用450nS 的 RC 时间常数来滤除~ 500kHz 以上的任何频率(我对滤波器理论/计算的理解有限、因此我稍微"粗加工"了一下)。

    问题：

    通过 访问您的链接、我找到 了慢速或浮点 CMOS 输入的应用手册含义。 在"慢速输入边沿速率"部分(第3页底部)中、本文回应了您的建议、内容如下：

    (笑声) 因此、不应超出器件的最大输入转换时间、因此不会对电路或封装造成损坏。

    然后、对于公式(2)(第6页)、它指示读者参考：

    数据表中指定的最大输入上升时间

    遗憾 的是、我看不到/识别当前 CD40109B 数据表中记录的这些最大输入转换或上升时间值。 它确实包含转换时间、TTHL、tTLH 规格、但在我看来、这些是针对输出的。  您能帮助我解释所提供的数据吗？或者以其他方式确定允许的最慢输入上升/下降时间吗？

    b)如问题 A 的背景中所述)、我 需要 从3.3V 到15V 以及从15V 到3.3V 进行电平转换。 放慢速度以更仔细地阅读 CD40109B 规范、我看到图10显示了一个"建议的工作边界"、其中不包括(VCC=15V、VDD=3.3V)点。 在我看来、"推荐"一词表示在边界之外运行时可能会出现一些问题或性能下降、但 不一定代表最小/最大允许值。 CD10409B 是否适用于我的应用的这第二部分？ 如果是、由于它在"建议的工作边界"之外、我是否应该使用它来进行此电平降档？

    James

  • 0
    TI__Guru**** 2391025 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    James、您好、
    我总是很乐意提供帮助。

    Δv 大多数 CMOS 器件、我们列出了建议的最大输入转换速率(Δt μ V/μ s)。 例如、SN74LVC1G08在5V 工作电压下的限值为5ns/V。 这始终列在"建议运行条件"中--基本上是说只要使用 ROC、我们就只能保证满足其他数据表规格。

    正如我们之前讨论过的、CD4k 系列已经很老了、我只能猜测、这对于 Harris 最初发布器件时并不是一个大问题、因为我在数据表中看不到任何限制。 他们可能已经假定该系列只用于具有快速信号的逻辑应用。

    它们所提供的是预期的输出转换时间、对于10V 至5V 转换、最大值为200ns。 我会为您的输入转换速率设计限制使用类似的值。 如果您可以将输入边沿10%到90%的转换保持在200ns 以下、则可以防止较慢输入可能出现的过大电流和振荡问题。 对于许多器件、您可以在没有问题的情况下显著超越这一范围、但我始终建议您将其与之相对应以获得最佳性能。

    整个 CD4k 系列的工作电压范围为3V 至18V。 3V 时的性能可能非常差-即输出阻抗较大、驱动强度较低。 您还将看到较慢的输出。 这是可以预料的、因为这些器件是为高电压运行而设计的。 为了在3.3V 时获得出色的性能、我们通常必须将器件限制在无法处理超过5.5V 电压的较新工艺中。

    话虽如此- CD40109是我们拥有的唯一可直接用于15V 至3.3V 转换的器件。 您将在输出端具有有限的数据速率和驱动电流。 另一个选项是用于下行转换的电阻分压器+3.3V 器件。 这并不总是最理想的解决方案、但如果您使用施密特触发缓冲器缓冲信号并将输入限制在6.5V (针对过冲/尖峰)、那么它可能比使用 CD40109来获得输出驱动强度和总体信号完整性更好。 添加的施密特触发器还允许直接滤波、因为它消除了输入边沿速率限制。

    SN74LVC14A 是一款施密特触发反相器、此转换器通常用于此类应用。