This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC2G74:D-FF SN74LVC2G74DCTR 时钟运行

Guru**** 2526290 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/783153/sn74lvc2g74-d-ff-sn74lvc2g74dctr-clock-operation

器件型号:SN74LVC2G74

大家好、

在 D-FF 上、时钟的工作方式与它的工作方式相反。

Q 输出随着时钟下降而变化、而不是如 DS 中所述。

您能不能建议为什么?

谢谢、

Shlomi


e2e.ti.com/.../SN74LVC2G74DCTR.docx

 

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Shlomi、

    有趣。 该器件是正边沿触发式触发器、这意味着状态不应像您提到的那样随时钟的负边沿而变化。
    通道3上的探头设置是什么? 它是否以某种方式设置为反相?
    此外、我在此也有一些一般性问题。
    时钟为2.5V、而输出和 D 为5V? 我建议不要使用这个时钟的中间电平、因为 Q 不能保证触发。 VIH 为0.7Vcc、因此时钟必须至少为3.5V、才能使器件识别为高电平。
    上升沿非常慢。 使用200ms/div 的时间刻度时、我认为这大于~10ms、这也违反了5ns/V 的建议条件
    如果您更改了任何其他器件、这将会有所帮助。
    如果您有任何原理图、请分享。
    请告诉我。