• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 178 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC8T245：SN74LVC8T245中的上拉和下拉要求

admin
Guru**** 2392505 points
Other Parts Discussed in Thread: SN74LVC8T245

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/781822/sn74lvc8t245-pull-up-and-pull-down-requirement-in-sn74lvc8t245

器件型号：SN74LVC8T245

你好

SN74LVC8T245数据表中提到：A 端口和 B 端口上的输入电路始终处于激活状态、并且必须施加逻辑高电平或低电平、以防止过量的 ICC 和 ICCZ。
典型应用：不提供上拉或下拉。 描述详细信息和典型应用不匹配。

请告诉我们、当 DIR 和 OE 引脚上拉至 VCCA 时、我们是否需要提供上拉/下拉电阻器来防止端口 B 上的 ICC 和 ICCZ 过大？

此致

Nidhi P Shetty

  • 0
    TI__Guru**** 2392505 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Nidhi、

    当 Dir 引脚被拉至高电平时、B 端口将是一个输出、因此无需在端口上只有任何上拉/下拉电阻器来避免输入悬空。 最重要的是、由于 OE 引脚被拉高、所有 I/O 被禁用。
  • 0
    TI__Guru**** 2392505 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好  

    在 OUT 设计中 、输入侧的3个引脚保持未连接状态。 那么、ICC 和 Iccz 将会有多大的过剩量？  

    此致

    Nidhi P Shetty

  • 0
    TI__Guru**** 2392505 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Nidhi、

    OE 为高电平时、IO 端口为高阻态、但如果 Vccx 端口仍处于活动状态、则建议在端口上使用弱下拉电阻器、例如100k。
    例如、如果 OE 高电平、Vcca 高电平和 Vccb 0V 应用、A 端口可以具有下拉电阻、B 端口可以打开。 如果 OE 低电平、Vcca 0V、Vccb 高电平、B 端口可以有下拉电阻、并且端口打开。如果这一点很清楚、请告诉我。
    我看到您正在考虑许多转换解决方案、应用电压电平是多少？ 所有这些都是针对不同的项目还是同一个项目？