This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 是否有一个具有施密特触发 CMOS 输入的开漏缓冲器/器件?

Guru**** 2513185 points
Other Parts Discussed in Thread: SN74LVC1G99

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/857866/is-there-an-open-drain-buffer-device-that-has-schmit-trigger-cmos-input

主题中讨论的其他器件:SN74LVC1G99

是否有一个具有施密特触发 CMOS 输入的开漏缓冲器/器件?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    最接近的是 SN74LVC1G99、其中 A=B=C=D=LOW、OE =输入。 但是、这不是真正的开漏输出、因为高阻抗状态下的电压不允许高于 VCC

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Emile、

    Clemens 建议的实施方案将适用于此情况。 的确、建议的最大值为 VCC、但高阻抗状态下输出电压的最大绝对值为6.5V。如果您确实计划使输出高于 VCC、则可能出现的问题是、如果输出驱动为高电平、然后电流可以传导 PFET 的寄生二极管。 如果输入连接到低电平并且上拉电阻值较大(~10kohm)、这不应引起太大的关注。