[FAQ] [参考译文] [常见问题解答]同一器件中栅极之间的时序差异是什么？ 在给定的逻辑器件内预计会出现多大的偏斜？ 什么是部件间偏移？

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/853603/faq-what-is-the-difference-in-timing-between-gates-in-the-same-device-how-much-skew-is-expected-within-a-given-logic-device-what-is-the-part-to-part-skew

常见问题解答：逻辑和电压转换 > 时序参数>>电流常见问题解答

单个器件上各个通道之间的延迟差异称为通道间偏差或输出偏差。 这通常不会作为逻辑器件的数据表参数进行介绍。

某些逻辑器 件可能在数据表中包含 tsk 规格、请参阅开关特性表中的此规格以了解偏斜测量。

对于任何未指定偏差参数的 TI 逻辑器件、我们保证在任何一个温度下、任何通道输出之间的典型偏差都是≤1ns。 而在所有温度下、差异高达~3ns。 请 记住 、这适用于  所有 驱动输入连接在一起且输出在驱动相同指定负载时以相同方向开关的单芯片。

我们其中一篇 E2E 文章的下图说明了1ns 典型通道间偏移的含义：  

以下是基于技术的典型最大偏斜的预期结果。 但不能保证：

 - TTL = 800ps
 - BiCMOS = 500ps
 CMOS 为250ps

我们不保证任何器件间偏差、但是如果它们来自同一批次、通常也应将器件间偏差限制为1ns。

正在寻找低电压转换器？ 查看  支持0.7V 至3.3V 转换的 AXC 系列！

 Logic Minute 培训页面 包含许多有趣主题的视频、所有这些视频的保存时间均短于5分钟。