This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/845250/txs0104e-we-meet-txs0104-has-a-glitch-issue-on-output-pin-when-power-on-status
你(们)好，先生
我们发现 TXS0104在加电状态时输出引脚上存在干扰问题。
故障率为8个20个。 随附的 PowerPoint 文件中提供了详细的原理图和波形。
我认为这是 VCCA/VCCB 上电时处于未知状态、对吗？ 请提供您的专业意见。 谢谢！！
e2e.ti.com/.../TXS0104.pptx
在上电期间、电源电压超出建议的工作条件。
为了确保输出保持关闭状态、请使用弱下拉电阻器将 OE 保持在低电平、并在稍后将其强制为高电平。
那么、干扰症状是由 EN 与 VCC 绑定导致的？ 从 VCCA/B 到输出引脚有一些泄漏、对吧？
电路需要最小电压才能正常工作。 对于 VCCB、这是2.3V
VccA/B 建立后、客户延迟使能引脚、但故障器件上仍然存在毛刺脉冲症状。
现在、客户想知道这是 TXS0104E 正常情况吗？ 如果是、您能否帮助解释更详细的问题、为什么会发生这种干扰？
他们需要有明确的理解才能向日本最终客户进行解释。 谢谢！！
BRS
卢家祥
原理图中的 OE 引脚没有延迟。
据我所知、OE 接地时不会产生干扰。
是的、OE 引脚在原理图中连接到 VCCA、但客户反馈在切断线迹并将 OE 接地后仍会看到干扰。
我已经要求 FA 流程、但客户仍然要求 BU 可以提供原因。 谢谢！！
尊敬的 Eric：
一旦故障器件返回我们进行测试、我们可以提供更多详细信息。
