This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AVC4T774:SN74AVC4T774缓冲器级控制问题

Guru**** 2589265 points
Other Parts Discussed in Thread: SN74AVC4T774

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/782170/sn74avc4t774-sn74avc4t774-buffer-level-control-issue

器件型号:SN74AVC4T774

您好、先生、

我使用了 SN74AVC4T774、如下所示:

A 连接到 FPGA、B 连接到输出连接器;

初始化 FPGA 时、我通过万用表进行了测试、结果为:A 端口 为低电平、B 端口 为高电平;初始化完成后、A 为低电平、B 为低电平、

帮助:为什么 B 端口 为高电平(当 A 为低电平时)在初始化 FPGA 时、您能帮助检查它有什么问题吗?

 如何修改原理图?   在初始化 FPGA 期间、我们同时需要 A 和 B 低电平。

请帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    青色、

    在0V Vcc 电源期间、IO 通道处于高阻态 您可以使用弱下拉电阻器连接 B 端口、以确保器件在初始化期间处于低电平。 您还可以使用弱下拉电阻器将 A 端口连接到启动低电平。