This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AUP1G74:应用审核

Guru**** 670100 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/811600/sn74aup1g74-application-review

器件型号:SN74AUP1G74

您好、Sirs、

很抱歉打扰你。

如下所示、我们使用了两个 TI 逻辑、主要应用是频分频(÷2)。
您能否帮助查看原理图并检查此原理图是否适合我们的应用?

谢谢!!

原理图:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    看起来这可以正常工作、但是由于此处不需要触发器上的预设和清零引脚、因此您可以考虑 SN74AUP1G80 、它仅需要5个引脚、可以节省一些空间。 此外、 由于您不使用缓冲器的电压电平转换功能、另一个很好的选择是 SN74AHC1G125。  

    此致、

    Gabriel

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    感谢您的快速反馈。

    您能否帮助再次检查图片2或图片1,哪一个是正确的?

    还有一个问题,我知道2分频计数器

    从上面的频率波形可以看出,通过将 Q 的输出“反馈”到输入端子 D,Q 上的输出脉冲的频率恰好是输入时钟频率的一半(ƒ/2)。

     

    因此,请按下图2修改原理图。

     

    图2:修改。

    图 1:以前。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    无论您是将 Q 还是 Q 用于输出、都无关紧要。 它们是相互逆的、由于您不使用 PRE CLR、因此您的电路不关心相位。

    (80只会有 Q。)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    感谢您的快速回复。

    那么,我们是否保持图片1设计正常?

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、您可以保留它。 (如果您不想实施 Gabriel 的建议。)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    感谢您的回复。

    实际上、我们在项目中使用了两个1G74。

    一个用作分频(÷2)、但另一个不用于分频。  

    原理图如下所示


    当 VCC 为3.3V 时、您能否帮助确认引脚1 CLK 可以接受的输入频率范围?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    SCYA049 指出、在3.3V 电压下、AUP 系列器件可实现160MHz 的频率。