非常感谢论坛就有关54HC595 8位移位寄存器的先前问题提供意见。 我想问一个相关问题，该问题解决了当 QH 的输出从下一个移位寄存器馈入 SER 输入时，两个级联移位寄存器输出的脉冲的时序问题。
根据数据表中的时序图、输出 qb 比 Qa 晚1个时钟周期、输出 qc 比 qb 晚1个时钟周期、以此类推。 QH’是 QH 前半个时钟周期。 因此，如果我将 QH 馈入下一个移位寄存器的 SER 线，该脉冲将在后面的 Qa2处产生一个时钟脉冲。 因此、如果我从第一个移位寄存器将 Qa 与 QH 对齐、 第二个移位寄存器的 Qa2我认为第二个移位寄存器的 Qa2与第一个移位寄存器的 QH 不会有1个时钟周期的距离、因为它比第一个移位寄存器的最后一个输出的前半个时钟周期。 因此，如果我希望 54HC595的级联移位寄存器之间的数据之间有一个时钟周期的间隔，则应该将 QH 发送到下一个移位寄存器，或者可能使用 QH。 很抱歉、我之前没有占用这么多 TI 论坛带宽。 谢谢、Bob Wagner
嗨、Bob、
我们始终乐意为您提供帮助。 数据表时序图显示了 RCLK 与 SRCLK 180度异相运行、这并不是使用此器件的最常用方法-但它是一种在数据表时序图的小空间中容纳大量数据的简单方法。 RCLK 通常仅脉冲一次、以将内部寄存器推送到输出寄存器。
我认为本应用手册可以为您提供很大帮助： 使用移位寄存器进行设计
我认为这个简化的方框图在理解和使用'595移位寄存器函数方面帮助了我很多。
在使用'595的正常方法中、移位寄存器独立于输出运行。 在上面、您可以看到内部寄存器如何循环运行、而不会影响输出寄存器通过黄色数据路径-它们由 SRCLK 控制。 通过脉冲 RCLK 来加载输出。
如果将 RCLK 和 SRCLK 短接在一起、输出将始终恰好是内部寄存器后面的一个时钟周期。
如果您正在寻找一个器件、直接通过输出循环传输数据、我建议改用 SN74HC164 -这种方法要简单得多(上述应用手册也对此进行了介绍)。
请告诉我是否可以提供进一步的帮助。
