This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD4504B:如何在引脚1通电且引脚16未通电时防止输出错误脉冲?

Guru**** 2524550 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/819942/cd4504b-how-to-prevent-output-wrong-pulse-when-pin1-has-power-and-pin16-has-no-power

器件型号:CD4504B

您好!

在客户测试中、引脚16未通电、当引脚1电压上升且输入电压为0V 时、输出可以看到电压脉冲。

客户想知道如何消除这种错误的电压脉冲?

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Max:

    CD4K 器件不保证 Ioff 或 Vcc 隔离;其中、当任一电源为0V (非浮动)时、IO 端口处于 HiZ。

    请参阅以下有关 Vcc 隔离的常见问题解答:

    此外、请参阅有关电源时序建议的常见问题解答。 器件本身不受 Vcca/Vccb 的任何电源定序的影响、但是、必须注意确保系统级性能不受影响。 您可以尝试使用具有弱下拉电阻器的 IO 端口来查看干扰是否消失。