• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 450 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC2G07：SN74LVC2G07

admin
Guru**** 2381950 points
Other Parts Discussed in Thread: SN74AUP2G125, SN74LVC2G125, SN74AUC2G125
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1175971/sn74lvc2g07-sn74lvc2g07

器件型号：SN74LVC2G07
主题中讨论的其他器件：SN74AUP2G125、 SN74LVC2G125、 SN74AUC2G125

您好！

   我们使用的是支持3线 SPI 通信的 ADC、我们使用的是 SPI 电平转换器、它将来自 FPGA 的4线 SPI 通信转换为 ADC 的3线 SPI 通信。 在该电平转换器模块中、我们不知道如何将输出引脚更改为高阻抗状态。 我已附上下面原理图的图像、

  • 0
    TI__Guru**** 2381950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    '07缓冲器的开漏输出需要一个上拉电阻器、因此不可能具有高阻抗状态。

    使用具有三态输出的缓冲器、即 SN74LVC2G125、SN74AUP2G125、SN74AUC2G125。 这些器件具有可过压输入(LVC 高达5V、AUP/AUC 高达3.3V)。