This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1176565/logic-gate-output-status-during-power-on
你好
LVC1G08等逻辑门是否具有 POR？
在上电过程中、可能在1.2~1.65V 范围内、栅极输出是否为高阻态？
请帮您澄清这一点吗？
您好！
否、POR 用于时钟器件以在启动时提供已知的运行状态-并且门是组合逻辑、因此不需要初始化复位信号。
该器件的运行仅在 VCC = 0V 且 VCC = 1.65V 至5.5V 时定义。 在这些值之间、我们不指定操作。
-
话虽如此、CMOS 门通常开始像1至1.5V 左右的门一样工作。 低于该值时、MOSFET 将没有足够的偏置电压来工作。
您好 Emrys
感谢您的快速反馈。
这是否意味着、在断电期间、电源电压降至1.65V 以下。
无法预测栅极的行为。 它可以输出高电平/低电平、我们不知道会发生什么情况。
在加电期间可能是一样的、在电源电压上升到1.65V 以上之前、我们无法预测会发生什么情况。
谢谢！
我可能不希望在1.65V 之后出现延迟。 我想知道、如果栅极电压不足、会发生什么情况？
高于0V 和低于1.65V 时、器件可能会输出错误的值。
只有具有/OE 输入上拉为高电平的器件(例如 SN74LVC1G125)在上电/断电期间才能保证具有高阻态输出。
对于 SN74LVC1G125、您的意思是、当电源电压介于0V~1.65V 之间时、它是高阻态输出。
或者、是否有方法在电源电压介于0V~1.65V 之间时使 SN74LVC1G125的输出变为高阻态？
仅当/OE 为高电平时、才保证'125输出为高阻态。
是 OE 为125、它在上电期间内部上拉、或者我们必须连接上拉电阻器、使其在上电和断电期间处于高阻态。
如数据表的第9.1节所述、它需要一个外部上拉电阻器。
