This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC74A:询问 SN74LVC74APWRG4未使用的引脚

Guru**** 2534260 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/596245/sn74lvc74a-asking-for-the-sn74lvc74apwrg4-unused-pin

器件型号:SN74LVC74A

大家好、
客户使用的是 SN74LVC74APWRG4。 但是、监管方仅使用了一个 D FIFO、另一个 D FIFO 未使用。
客户是否可以设计为在第二个 D FIFO 上浮动(请参阅我的高亮黄色标记引脚)?

我在第13页看到了 d/s 页提到输入引脚不能悬空。 如果不使用第二个 D FIFO、这会影响吗?

谢谢、
SHH

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    由此产生的过多功耗和振荡会影响电力线、进而影响整个芯片。

    您必须将所有未使用的输入连接到有效的逻辑电平、即使它们未使用也是如此。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    正如 Clements 提到的、到器件的任何未使用的输入必须处于一个有效的逻辑电平上、无论是 VCC 还是 GND。
    任何输出都可以保持悬空。

    最棒的
    Michael