This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXB0304:TXB0304、当通过180mm 布线将2MHz 时钟从 TXB0304UTR 发送到 Xilinx XC3S400AN CPLD 时、存在严重反射表现为附加图片

Guru**** 2529560 points
Other Parts Discussed in Thread: TXB0304, TXB0104

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/736114/txb0304-txb0304-there-is-serious-reflection-showed-as-attached-picture-when-sending-2mhz-clock-from-txb0304utr-to-xilinx-xc3s400an-cpld-through-180mm-trace

器件型号:TXB0304
Thread 中讨论的其他器件: TXB0104

通过180mm 布线将2MHz 时钟从 TXB0304UTR 发送到 Xilinx XC3S400AN CPLD 时、会出现严重反射、如所附图片所示。 已尝试以下实验、但 无法解决问题

  1. 在 TXB0304附近添加串行电阻器(10、20、30、50、100 Ω)
  2. 在 TXB0304 VCC 附近添加10pF+100pF+47pF 电容器
  3. 在靠近 CPLD 的 CLK 至 GND 之间添加10pF,100pF,47pF 并联电容器

在图中、蓝色波是输入信号、绿色波是输出信号。

图 A 、串行电阻器值0Ω Ω

 图 b 、串行电阻器值50Ω Ω

 图 c、 串行电阻器值150Ω Ω

 图 d、 串行电阻器未 焊接

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Jian Geng:

    从其他3个范围来看、器件似乎无法将低电平降至零。 输出信号在下降沿为非单调性、导致 TXB 内部的 OneShot 触发、导致输入触发。
    为什么这些输出信号不会下降到零?

    与其他3个示波器相比、上一个示波器脉冲看起来具有干净的信号。 串行电阻器未焊接意味着什么?
    当您提到串联电阻接近 TXB 时、是在器件的输出还是输入端?
    我不建议输出上的电容器。 这将减慢输出上升时间、从而降低传播延迟。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我怀疑180mm 迹线导致的反射会导致信号无法降至零、因此我移除了电阻器以断开线路并消除反射。
    在最后一个示波器中、信号可以下降到零。 我们是否可以假设反射会影响信号?
    靠近 TXB 的串联电阻器是器件的输出端。

    串行电阻器未焊接=已移除电阻器=未连接 PCB 上的引脚
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jian:

    Xilinx CPLD 具有内部上拉下拉电阻器、如下所示。 这会导致低电平无法达到零电平。

    如果有一种方法可以禁用上拉电阻器、它将帮助 TXB 低电平降至零。 由于低周期期间信号的电压电平较小、因此也将消除输入上不必要的触发。

    请告诉我是否可以这样做。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    具有16k 上拉电阻的 TXB0104

     

    TXB0104、无上拉和~50pF 电容负载。

    缓慢上升沿是由于输出端的180mm 电缆造成的。 具有较大的串联电阻会导致低通滤波器导致上升时间变慢。