This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74HC594:/SRCLR & amp;/RCLR 为低电平时的输出状态

Guru**** 2381820 points
Other Parts Discussed in Thread: SN74HC595, SN74HC594
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/649912/sn74hc594-output-state-when-srclr-rclr-are-low

器件型号:SN74HC594
主题中讨论的其他器件:SN74HC595

您好、专家、

如果/SRCLR 和/RCLR 被拉至低电平、则输出状态是什么? 是高阻抗还是高阻抗还是低阻抗?

 

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    周您好、
    您能告诉我该图片来自哪里吗? SN74HC595上没有"RCLR"引脚、我们数据表中的所有时序图都没有该行。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Maier、

    抱歉出错。 P/N 为 SN74HC594。

    谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的澄清!

    '594的方框图将告诉您将发生什么情况:

    在上图(数据表的第1页)中、您可以看到 RCLR\线(以黄色突出显示)直接连接到输出寄存器的复位引脚。  这意味着当 RCLR\为低电平时、这些寄存器将输出低电平。

    SRCLR\引脚直接连接到移位寄存器复位引脚的复位线路。 这意味着当 SRCLR\为低电平时、这些寄存器将输出低电平。

    因此、如果将 SRCLR\和 RCLR\设为低电平、则器件将在所有输出上输出低电平、并且所有内部寄存器将复位为低电平。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    非常清楚。

    谢谢。