• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 451 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G126-Q1：双 SN74LVC1G126-Q1用法

admin
Guru**** 2386610 points
Other Parts Discussed in Thread: SN74LVC1G126-Q1, SN74LVC1G125-Q1, SN74LVC1G3157
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/611051/sn74lvc1g126-q1-dual-sn74lvc1g126-q1-usage

器件型号：SN74LVC1G126-Q1
主题中讨论的其他器件： SN74LVC1G125-Q1、 SN74LVC1G3157

双 SN74LVC1G126-Q1用法

您好！

我的客户会使用两个 SN74LVC1G126-Q1作为 SPDT 开关、如下图所示。




在该电路中、需要注意的一点是、由于延迟变化导致的输出信号冲突。
这意味着 、如果我们的器 件具有最小使能延迟(10)、而器件具有最大禁用延迟(反之亦然)、则输出信号可能会发生冲突。 您认为情况是这样吗？

除上述内容外、您还有其他需要注意的问题吗？

谢谢、
Ken

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Ken 您好、

    是的、正如您提到的、您需要确保避免两个器件之间的总线争用。 除了器件之间的潜在偏斜外、由于底部器件上的下拉晶体管和上拉结构存在延迟、顶部器件的开关速度可能快于底部器件。
    您可以考虑使用 SN74LVC1G125-Q1、因为它具有反相 OE。 如果将不同的 OE 信号绑定在一起、则无需额外的下拉、上拉结构、但器件之间仍可能存在偏差。
    因此、我不会直接将输出连接在一起。 我建议在输出之间放置一些限流电阻器、以便在总线争用的短暂时间内、输出上不会出现过多的电流消耗。
    根据您希望将峰值电流限制到的值、我建议在两者之间使用一个500欧姆的电阻器、但是、我不知道您的信号输出有多重要、500欧姆电阻器是否会产生显著影响。

    另一个需要考虑的器件是 SN74LVC1G3157、在这种情况下、由于其设计为 SPDT 开关、因此您无需担心输出端的任何总线连接。
    www.ti.com/.../sn74lvc1g3157-q1.pdf

    我希望这对您有所帮助、
    最棒的
    Michael
  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Michael、

    非常感谢您的快速回复！ 它对客户(对我也是如此！)非常有帮助 了解我们需要了解的有关该电路的信息！

    此致、
    Ken
  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Ken、

    很高兴能提供帮助！

    最棒的
    Michael