This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G08:SN74LVC1G08DCKR 引脚 Y 输出、无 Vcc 电阻率

Guru**** 2524550 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/691852/sn74lvc1g08-sn74lvc1g08dckr-pin-y-output-without-vcc-resistivity

器件型号:SN74LVC1G08
大家好、
 
我在原理图设计中使用了 SN74LVC1G08DCKR、我需要澄清一个问题。

1.     当 VCC 断电时,我们设计了引脚 A (1)和引脚 B (2)上的外部下拉至 GND 电阻器。

根据 IC 设计、是否可以让引脚 Y 输出低电平? (VCC 仍处于断电状态。)

如果答案为真、您是否具有内部阻抗以供参考?

SN74LVC1G08DCKR  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    您是否可以再次尝试附加原理图、因为当前链路断开、所以我看不到您在说什么? 就在描述中、我可以说、当器件没有电源且输出将处于高阻抗状态时、将没有输出状态。