This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G80:为什么74LVC1G80会产生糟糕的2分频计数器?

Guru**** 2526010 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/689349/sn74lvc1g80-why-does-74lvc1g80-make-a-terrible-divide-by-2-counter

器件型号:SN74LVC1G80

我需要一个60Hz 方波、其边缘与交流电源电压的过零同步。  我的过零检测器工作正常、可生成干净的120Hz 脉冲序列。

我将该120Hz 信号馈入配置为2分频计数器的74LVC1G80 "Tiny Logic" D 触发器的 CLK 引脚。  FF 的 Q -非输出(引脚4)接回 D 输入(引脚1)。  

但该野兽不能用作2分频。  Q -非输出不会摆动、周期。  

此器件的 TI 数据表显示了2分频计数器的复杂实现、其中具有三态功能的外部 CPU 引脚与 Q -非输出引脚短暂争用、以便在开始2分频之前将触发器预置为已知状态。

为什么需要这种上电预设策略?  该器件的真值表很简单、并不暗示需要上电预设。  

只要电路最终将过零信号除以2、我就不关心触发器在上电时的第一状态。

谢谢。

Jim Olson

拉斐特、IN   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Jim、

    您能否发布时钟、D 和 Q\引脚的示波器截图? 我发现该器件未进行开关非常有趣。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的关注、Emrys。  以吉尔达·拉德纳的角色艾米丽·拉特利亚的话来说:"没关系..."。

    不要用刀子打枪。  而且、不要将1万美元的 Tek 示波器用于最适合6万美元示波器的工程任务。

    提示来自74LVC1G80的数据表、其中提到器件在160+MHz 时切换。  FF 上的时钟信号在其下降沿具有1V/ms 的压摆率。  这应用于74LVC1G80上提供零滞后的输入引脚。

    160MHz 栅极可以看到1k 美元示波器无法实现的功能。

    解决方案:使用旧的 MC14013BCP 金属门 CMOS 部件。  它与蝙蝠一样是盲区。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我怀疑这涉及到一个缓慢的边缘。  希望有一天、我们将推出一个具有施密特触发输入的 FF 来解决这个问题。

    感谢您让我知道正在进行的工作、祝您的项目顺利!