This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD4046B:用于 FSK 解调的 CD4046B

Guru**** 2386620 points
Other Parts Discussed in Thread: CD4046B
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/712493/cd4046b-cd4046b-for-fsk-demodulation

器件型号:CD4046B

您好!

我设计了一个采用555计时器作为调制器的 FSK 系统和用于解调的 CD4046B。

系统为二进制"1"发送大约45kHz 的信号、为二进制"0"发送大约25kHz 的信号。

当我通过电力线发送信息时、只要仍在生成"睡眠模式"期间的频率、对应于25kHz (二进制"0")、一切工作都正常。

我现在正在尝试在不发送信息时断开555计时器、并仅在需要发送数据包时激活它。 我的555计时器在电力线上产生适当的信号。 遗憾的是、在这种情况下、我的 PLL 似乎不再工作。

是否有人知道如何解决此问题?

Bartek

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Bartosz、
    您能否为您的系统提供原理图?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Emrys:

    您可以在附件中找到原理图。

    我为我的555计时器提供3.3V 电压、为 PLL 提供5V 电压。 第一张图片是一个工作正常的模型、但它在睡眠模式下持续发送二进制"0"(大约25kHz)。 因此、在第二个实验中、我添加了一个晶体管、当没有通过电力线发送信息时、该晶体管会将555计时器与电力线断开。 它似乎可以正常工作、但只能运行一段时间。 我每秒发送大约20个数据包。 系统通常工作15-20秒、有时更长(几分钟)。 之后、PLL 停止读取数据、并在我重新启动时再次开始读取。 您是否有任何建议、为什么会发生这种情况?

    我不理解的另一件事是 PLL 的启动序列。 我需要完全重新启动模块才能使其正常工作。 否则、它将永远不会与电路的其余部分同步。

    我也不明白为什么引脚14上的电压为2V、即使555计时器完全关闭也是如此。

    我期待收到你的回复。

    Bartosze2e.ti.com/.../PLC.docx

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    OH 和我读取的解调输出是 C26电容器上的电压。 然后、它连接到比较器和缓冲器、为我提供二进制"0"和"1"
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Bartosz、

    该原理图有点难读、但看起来 DEMOD 输出和 R48/C26之间没有连接。  此外、还有几个跳线无法实现... 您是否在试验电路板上进行了此设置?

    希望这个周末我有一些自由时间来解释原理图、或者如果您可以提供改进的原理图、我可能会更快地提供帮助。


    您还能在调制信号正常工作以及发生故障时提供其工作范围截图吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Bartosz、
    为了回答您的问题、您为什么在引脚14上看到2伏电压、这是因为引脚14是 CMOS 输入、它的作用类似于接地的小电容。 您让交流耦合线路、这本质上使输入浮动。 由于输入没有直流路径可进行充电或放电、因此该电容将保持引脚悬空前的任何电压。 这对于 CMOS 器件而言通常非常糟糕、并且会在电路中引起很多问题。 您可能需要查看此主题的应用报告 :www.ti.com/.../scba004d.pdf


    在查看您的原理图后、我可以提出一些建议。

    首先、我建议移除 C19。 该交流电会耦合进入 CD4046B 的信号、该器件应仅具有逻辑电平输入-无负值。 该引脚上的负电压可能会损坏器件、如果存在足够的电流、可能会闩锁。

    由于您只希望 CD4046B 的二进制输出、因此我建议将 VCO 保持在恒定频率(在逻辑高频和逻辑低频之间)。 这将使 CD4046B 始终保持运行、并且您的输出将是两个直流值之一(当然、在滤波之后)。

    我的其余建议与您的原理图有关。 您不会显示连接到 JP1、JP2、JP32、JP40的内容。 有几个地方的电线在没有接点的情况下交叉、因此我假设它们没有连接、但我至少看到一个地方、其中的电线会完全浮动(R48连接到 R46)、所以这让我感到很困惑。

    除了确保原理图清楚地显示所有连接(原理图上的和下面的)外、我建议不要通过组件来运行电线、因为这也会引起混淆。

    我希望其中一些内容对您有所帮助。

    祝您的项目顺利!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    感谢 Emrys 的帮助。
    我看了您的评论、对电路进行了一些修改、解调器在电力线上工作正常。
    非常感谢您的支持。