• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 1 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 48 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AUP1G74：D 触发器问题

admin
Guru**** 1639540 points
Other Parts Discussed in Thread: SN74AUP1G74
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/710593/sn74aup1g74-d-flip-flop-question

器件型号：SN74AUP1G74

大家好、

请帮助回答 SN74AUP1G74的这两个问题。

  1. PIN6是/CLR 功能。 如果我们要清除 D-LATCH 数据、需要多久/CLR 保持低电平？
  2. D 锁存器仅在 CLK 低到高电平(上升沿)或两者(上升沿和下降沿)上工作吗？

谢谢

  • 0
    TI__Guru**** 1639540 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Daniel、您好！

    1、PIN6为/CLR 功能。 如果我们要清除 D-LATCH 数据、需要多久/CLR 保持低电平？

    脉冲持续时间在数据表的"时序要求"表中定义。 简单的答案是"至少5ns"

     

    2. D 锁存器仅在 CLK 低到高电平(上升沿)或两者(上升沿和下降沿)上工作吗？

    该器件是正边沿触发的(也称为上升边沿触发)。  器件的功能表位于第8.4节。