• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 404 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC1G00：SN74LVC1G00

admin
Guru**** 2502205 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/669176/sn74lvc1g00-sn74lvc1g00

器件型号：SN74LVC1G00

此部件是否支持全断电模式？

该器件太小、无法焊接和测试。

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Sripriya、

    "全断电模式"是什么意思--请从电源、输入和输出方面进行定义。

    该器件采用7种封装--我发现 DCK (最常用的0.65mm 间距)和 DBV (最大的0.95mm 间距)如果您想使用分线板进行测试，焊接相对容易。  TI 提供我曾使用过的这个： www.ti.com/.../DIP-ADAPTER-EVM

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我们希望在断电期间输出处于高阻抗状态。

    我们的输入在断电前保持高电平、我们不希望它传播到输出。

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Sripriya、
    "断电"仍然是一个模糊的说法。

    如果器件的电源引脚为0V、则输出将处于 Ioff 规格定义的高阻抗状态(表7.5)。

    如果电源引脚从 Vcc 斜升至0V、则只要 FET 保持偏置(通常直到~1V 电源)、输出将保持导通状态、并且输出将相应地发挥作用。 如果您需要输出在电源关闭之前变为高阻抗，则需要额外的器件--例如，可以使用模拟开关断开输出/将其置于高阻抗状态。
  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    谢谢你。
    我想确保输出在 Vcc=0时进入高阻抗状态。