This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVT125-Q1:凌乱的上升沿

Guru**** 2381890 points
Other Parts Discussed in Thread: SN74LVT125-Q1
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/750605/sn74lvt125-q1-messy-rising-edge

器件型号:SN74LVT125-Q1

我将在以下原理图中使用 SN74LVT125-Q1:

此原理图中未显示一个相当大(2.2微法拉)的电容器、我将其放置在电源和接地之间以过滤输入电源、这有助于清理输出波形。

此设计的目的是在四个输出中的每一个输出上重复一个输入信号、同时将电压纹波和上升时间降至最低。

但是、我仍然发现一个上升沿和波形的问题、这对我来说太麻烦了。 这是波形的图片。 电源为紫色、输入为黄色、输出为底部的蓝色波形。

我发现输出中的初始"凸点"即使在电源和接地之间具有非常高的电容且接近1mF 的情况下也是持久的。 您使用了哪些电路来最大限度地降低输出信号的噪声? 我尝试在输出电路上使用基本 RC 滤波器;虽然这有助于降低电压纹波、但这不会影响初始输出"凸点"。

感谢您提供的任何见解。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    芯片和电容器之间走线的电感将防止后者快速反应。

    在每个 VCC 引脚上添加小型100nF MLCC 电容器。

    您是否有接地平面?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、我会尝试这种方法。

    是的、我在电路板的底部有一个接地平面。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢! 我的上升沿现在看起来要好得多。

    但是、在我仍在努力解决的前沿有一些纹波。 我有什么想法可以减少这种情况吗? 我在输出端尝试了多种尺寸的电容器、这有助于产生纹波、但会破坏通往无功状态的前沿。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    嗨、Jameson、
    很抱歉、我刚才看到了您的其他问题。

    在上升沿看到由示波器探头引起的非单调行为是很常见的--确保探头接地尽可能靠近器件。 此外、如果您可以使用差分探头、它们通常会显示更清晰的信号。