This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AHC595:在 sn74ahc595的上升沿处有下降

Guru**** 2382480 points
Other Parts Discussed in Thread: SN74AHC595
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/748918/sn74ahc595-have-drop-at-the-rising-edge-of-sn74ahc595

器件型号:SN74AHC595

大家好、

我的客户 现在正在使用 SN74AHC595。 我们遇到上升沿的下降。 是否存在风险。

根据数据表、我们得到器件 CLK 基于上升沿。 我想知道如何决定上升沿。 Δt 根据计算 Δ I  

0V 至2.1V 时间、对吧? 谢谢。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    通常、器件的正边沿将在 V 阈值处触发。 由于这是一个平衡 CMOS 器件、阈值电压将大约为1/2 Vcc。 VIH 和 VIL 额定值提供了介于之间的最小和最大区域、这是器件从低电平切换到高电平的阈值。 阈值的确切值未知、但在3V 时、它将介于0.9V 和2.1V 之间。 根据示波器激发、您得到的第一个压降接近1/2 Vcc、这可能会触发错误的正边沿。 您可以在器件上进行测试、以查看这是否实际导致了错误的正边沿、但我们无法保证阈值电压的确切位置。

    您是否认为可以使用施密特触发输入缓冲器来清理这一上升沿和下降沿?

    谢谢!

    卡兰

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Karan、

    感谢你的答复。 我们需要检查以下项目;
    Δv Δt μ V/μ s、使用3.3V 或2.1V 或1.65V。
    我们是否有 VIH 和 VIL 的迟滞值、或仅使用数据表数据。 2.1V、0.9V、因此迟滞为1.2V。
    Δv Δt 逻辑器件进行设计时、除了 Δ V/Δ Σ 之外、还需要考虑哪些因素。
    谢谢。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    数据表中列出了所需的最低转换率、如下所示:

    您需要确保此器件的转换速率、因为您在接近3V 的电压下运行时的速度快于100ns/V

    2、这不是施密特触发输入器件、因此没有迟滞。 正如我提到过的、Vthreshold 是器件从低电平变为高电平或从高电平变为低电平的电压。 Vt = Vcc/2。 因此、如果您使用的是3V Vcc、则 VT 约为1.5V。 这意味着当输入信号为1.4V 时、输出将为低电平、如果输入信号为1.6V、则输出将为高电平。 但是、您绝不应使输入信号如此接近阈值电压、因为这会导致大量电流消耗。

    因此、列出了2.1V 的 VIH、列出了9V 的 VIL、作为高电平和低电平的最小和最大输入电压。 我看到您的毛刺脉冲发生在1.5V 附近、因此我提到该器件可能会导致错误的正边沿触发。 您可能希望使用施密特触发输入、该输入允许使用迟滞来避免此问题。

    下面是有关使用逻辑器件进行设计的应用手册:  

    本应用手册相当旧、因此请注意所提到的电压和系列名称。  

    如果您查看下一页的右侧、您将看到我们的常见问题解答列表、您可以通过这些常见问题解答了解我们的客户在使用逻辑器件进行设计时面临的常见问题:

    谢谢!

    卡兰