This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC2G74-EP:输入预置为高电平、CLR=高电平、CLK=低电平且 D= X 时的输出

Guru**** 670830 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/724896/sn74lvc2g74-ep-output-when-inputs-pre-high-clr-high-clk-low-and-d-x

器件型号:SN74LVC2G74-EP

当输入 PRI=HIGH、CLR=HIGH、CLK=Low 和 D=X 时、当组件最初打开时、Q0和反相 Q0的输出将是什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    这不是确定性条件。 输出可以处于任一状态。

    如果这回答了您的问题、请单击"验证答案"
    此致、
    涉水