This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC2G74:输出状态问题

Guru**** 660250 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1194360/sn74lvc2g74-output-status-question

器件型号:SN74LVC2G74

您好!

以下几个问题可能需要您的帮助来澄清、

1.当 PRE’和 CLR’均为 H 时,Q 和 Q’状态是什么? (CLK:X、D:X)

2.从数据表中提到的注释(1)中,“当 PRE 或 CLR 恢复到非活动(高)级别时,它不会持续存在”是什么意思? 请分享波形以供参考吗? 这是否意味着输出(Q 和 Q’)不稳定,不建议使用此条件? (PRE’= L;CLR’= L;CLK:X、D:X)

3.您能帮我澄清下图中红色的功能表吗?  

此致、

Randy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这显示在表8-1的最后三行中。

    2./PRE = L 和/CLR = L 是无效组合。 只要两个输入都为低电平、两个输出都将保持高电平、但一旦一个输入变为高电平、两个输出将返回到一致的状态。

    3.在第一个位("unkNow")期间、输出保持为其先前的值。 (直接在上电后、状态未定义、为高电平或低电平。) 在第三个位期间、输出保持高电平。 在第4个位期间、在情况1中、输出为低电平;在情况2中、输出 Q 为高电平。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Clemens、

    感谢您的帮助、还有两个问题、

    ‘它是指一致状态’的什么? 如下所示?

     

    2.如果 CLR’变为低电平而不是高电平(如脉冲,低于参考波形),输出(Q)的行为是什么? 与波形 Q 一样?(黄色,从 H 变为 L),它就像我们提到的情况1 (第三位到第四位)? 非常感谢。

     

    此致、

    Randy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    1。/PRE = L 和/CLR = L 是无效输入。 在这种情况下、两个输出都是高电平、这是不一致的。

    2.是的、波形中的低脉冲与案例1中的低脉冲相同。