This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AVCH4T245-EP:上拉/下拉电阻器

Guru**** 2386620 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1196408/sn74avch4t245-ep-pull-up-pull-down-resistors

器件型号:SN74AVCH4T245-EP

大家好、

CAVCH4T245MRSVREP 的数据表指出:"有源总线保持电路可在有效逻辑状态下保持未使用或未驱动的输入。 不建议在总线保持电路中使用上拉或下拉电阻器。”

我想知道 CAVCH4T245MRSVREP 的输出上是否允许上拉/下拉电阻器? 如果有、会发生什么情况?

在我们的每个器件应用中、CAVCH4T245MRSVREP 的方向输入被接至高电平或低电平。

此致、

Marvin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    所有 I/O 引脚均为输入、并具有总线保持电路。 但是、只要引脚始终用作输出、就允许使用电阻器。 (只有在转换器断电时、它们才会起作用。)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Marvin、

    Clemen'在这里是正确的-如果 DIR 引脚始终处于相同状态、则可以在输出侧添加电阻 器、因为总线保持仅影响输入(通过将其保持在有效电平)。

    此致、

    插孔