This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AVC8T245-Q1:逻辑论坛

Guru**** 2391415 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1220450/sn74avc8t245-q1-logic-forum

器件型号:SN74AVC8T245-Q1

可能与之有关的人-  

在数据表中、它指出:"为了确保输出在 上电或断电期间为高阻抗状态、OE 输入引脚必须通过上拉电阻器连接至 VCCA、并且在 VCCA  和 VCCB 完全斜升且稳定前不得启用。"

在设计中、如果我们选择将 OE 引脚拉至 GND、这是否意味着在上电/断电期间、I/O 不是高阻抗? 如果部件被驱动至 IO、但 VCCA/VCCB = 0V、是否存在任何损坏问题?

谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当 VCC = 0V 时、所有 I/O 均为高阻抗。

    唯一的危险是、当电源高于零但低于建议的最小值时、DIR 或数据输入不能正常工作、并且某些输出会驱动错误的值和/或位于错误的一侧。 您的电路必须能够处理这个问题。