This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LV273A:CLK、CLR 和 VCC 是否都有上升/下降速率要求?

Guru**** 2382480 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1219109/sn74lv273a-are-there-any-rise-fall-rate-requirement-for-both-clk-and-clr-and-vcc

器件型号:SN74LV273A

您好!

   在 CLK 和 CLR 斜升速度非常低(上升速度为3.3V/2s)的加电期间、即使 CLR 已设置为低电平、Q 输出也偶尔不会保持低电平。 下面提供了详细测试波形。

有2个问题、如下所示。

Question:­ í a.

  1.  SN74LV273的 CLK 和 CLR 是否都有上升/下降速率要求?
  2. 关于测试报告中列出的问题、它是由 CLK 和 CLR 的上升速度引起的吗?

e2e.ti.com/.../LV273_2D00_Abnormal_2D00_p1.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    /CLR 必须为低电平、即低于 VIL 才能产生效果。 在波形中、/CLR 始终为高电平。

    如果没有/CLR、则初始状态为未定义。