This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC2G125:Ioff 特性可保护逻辑栅极在未上电时不通过 IO 引脚供电?

Guru**** 670100 points
Other Parts Discussed in Thread: SN74LVC2G08, SN74LVC2G125
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1210359/sn74lvc2g125-ioff-feature-protecting-the-logic-gates-from-being-powered-through-io-pins-when-unpowered

器件型号:SN74LVC2G125
主题中讨论的其他器件:SN74LVC2G08

尊敬的 TI 逻辑产品团队:

只是想仔细检查一下、当 IC 未通电时、例如 SN74LVC2G125和 SN74LVC2G08的 Ioff 功能将防止器件意外由输入引脚上的信号供电、对吗?
是否需要考虑任何因素(例如 OE 引脚上的上拉/下拉)?

非常感谢、此致、
KF.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    严格地说、Ioff 适用于输出引脚。 但所有具有 Ioff 的器件也具有可过压输入、因此这不是问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    因为它们能够耐受过压。 因此、现在我想确保输入不会为我的 VCC 供电。 这是否意味着我应该放置电阻器来限制电流?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    短语" IC 断电时的损耗 "很模糊,但 I_OFF 的说明非常具体。 如果由" IC 断电时的损耗 "您的意思是 VCC = 0V、那么是的、所有输出都将处于高阻抗状态。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请参阅 II 规格及其测试条件。 无需电流限制。