https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1223147/lsf0108-output-bn-unstable
器件型号：LSF0108团队好，
在客户的开关项目中、开关芯片的1.2V MDC 和 MDIO 信号通过 LSF0108器件转换为3.3V、然后连接到 FPGA 端子。 断开电阻器 R1629后、测量芯片端子 A1处的 VEN=2V、1.2V 正常(蓝色信号)、但端子 B1处的 MDC 电压波动(黄色信号)。
请帮助查看原理图并分析该问题。
此致、
海亮
您好，Michael，
请参阅原理图。 谢谢
此致、
海亮
你好，Ikwubyum
EN 配置如下所示。
尊敬的 Kane：
感谢您的澄清。
总之、使用的上拉电阻似乎没有为所运行数据速率下的集总容性负载提供足够的驱动强度。
如果您 知道数据速率速度和容性负载、则可以通过类似下面的方式估算相应的上拉电阻。 如果不是、我建议持续降低<1K 的上拉电阻、如果可行、则降低数据速率；为了帮助进一步估算、谢谢。
此致、
迈克尔.
您好， Michael，
已尝试足够小的上拉电阻器、但这无法解决问题。 还有其他建议吗？ 此外、客户还尝试了 XX。 将 R2019更改为0欧姆、并获得以下波形。 黄色为通过 TXB0108PWR 后的波形、蓝色为输入波形。 可以看到 TXB0108PWR 的后端波形无法达到33M。 请帮助分析此案例？
此致、
海亮
您好，Hailang，
请注意、提供的反馈适用于 LSF 而不是 TXB。 对于 TXB、不建议上拉电阻小于50k Ω。
可以看出 TXB0108PWR 的后端波形无法达到33M。 请帮助分析此案例？
请注意、TXB0108数据表规格为10MHz、如下所示。
请帮助您澄清问题是否与 LSF 或 TXB 有关、因为原理图中显示的是 LSF。 我也没有看到任何 R2019。 这两个问题是独立的吗？
此致、
迈克尔.
Michael、您好！
这是同一个问题。 客户最初使用的是 LSF0108、但遇到了我们一开始讨论的异常波形。 工程师最近尝试使用 TXB0108、但昨天我报告了这个问题。 客户使用1.8V、因此数据速率似乎能够达到50m
关于使用 LSF0108、减少上拉电阻器并未解决问题。 还有其他建议吗？
抱歉、请参阅此原理图、您可以在此处找到 R2019。 未放置 B 侧的上拉电阻器。
此致、
海亮
您好、Hailiang：
这是同样的问题。 该客户最初使用了 LSF0108、但遇到了我们开始讨论的异常波形。
关于使用 LSF0108、降低上拉电阻并没有解决问题。 还有其他建议吗？
对于 LSF、您是否降低了使用集总容性负载和类似下面内容的目标频率估算的上拉电阻？ 它是否在较低频率下工作？
如果您 知道数据速率速度和容性负载、则可以通过类似下面的方式估算相应的上拉电阻。 如果不是、我建议持续降低<1K 的上拉电阻、如果可行、则降低数据速率；为了帮助进一步估算、谢谢。
[/报价]
对于 TXB、建议对>50k Ω 的情况使用上拉和下拉电阻、建议对<70pF 的情况使用集总容性负载。 是这样吗？
客户使用1.8V，因此数据速率似乎能够达到50M我猜这现在是针对1.8V 至3.3V 电压、并且此器件的额定运行速率为60Mbps 或者30MHz。
很抱歉、请参阅此原理图、您可以在此处找到 R2019。 B 侧上的上拉电阻未放置。请注意、谢谢、似乎未附上示意图。
此致、
迈克尔.
[/quote]
Michael、您好！
对于 LSF0108、工程师降低了上拉电阻器、但这不起作用。 请尝试使用 TXB0108。
抱歉错过了原理图。 请检查。
此致，
海亮
Michael、您好！
客户计算了 Artemis 项目的 BIOS SPI 信号的集总容性负载、表如下所示。 您建议客户使用哪种 IC？ 谢谢。
此致、
海亮
