This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD4044B-MIL:逻辑取决于 R=0

Guru**** 1120820 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1252362/cd4044b-mil-logic-dominated-by-r-0

器件型号:CD4044B-MIL

我正在寻找有关此 SR 锁存器处于"禁止"状态且 S 和 R 都设置为0时逻辑输出的指导; 数据表中有注释指出此输出由 R = 0决定、但没有状态表显示 S 和 R 均设置为0时的转换条件。 在我的应用中、我正在寻找 S 是否在一段时间内被设定为 0、并且如果 R 随后从0转变为1、输出是否会跟随 R 并变为低电平?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在禁止状态下、输出为0。 一旦其中一个 R/S 输入变为高电平、另一个输入就决定了输出。