• 状态
  • 已锁定 已锁定
  • 个回复 1 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 77 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LV4046A：PLL 抖动问题

admin
Guru**** 1826200 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1258965/sn74lv4046a-pll-jitter-issue

器件型号：SN74LV4046A

不熟悉 PLL、但有一个将30Hz 方波转换为12.288 MHz 的电路

我们已经对电路进行了微调、但是基准(SIN)和 CIN 之间仍然有20-40us 的抖动。

如何减少抖动？ 更好的时钟生成器 IC 选项？

  • 0
    TI__Guru**** 1826200 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Erik：  
    我们没有能够产生采用30Hz 输入的12.288 MHz 输出的时钟器件。  

    您是否愿意使用不同的输入频率？  

    您的应用需要哪种输出频率类型？  

    此致、  

    维森特