This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74HC165:不同批次是否存在差异?

Guru**** 2386620 points
Other Parts Discussed in Thread: SN74HC165, SN74HCS165
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1285346/sn74hc165-is-there-anyting-different-in-different-batch

器件型号:SN74HC165
主题中讨论的其他器件: SN74HCS165

大家好、

客户表示在新的批处理板中使用 SN74HC165时出现错误。

他们读取板 ID、但出现问题。板 ID 为10001101、但读取的是00011011。 以下是他们的原理图。

我在旧批次测试他们的电路板、波形在后面、保持时间为14ns。 在其板中、采样点是上升沿。

以下是他们的新批次、保持时间为11ns。 这是两个批处理设备之间的主要差异。 所有器件均为2022年第2季度之后客户购买的器件。

我们建议客户更改 PCB 或固件。 但它们很难更改这些设置。  

有没有其他方法可以解决这一问题?

非常感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    使用3.3V 电源时、保证的最大时钟频率为15.4 MHz。 此时钟速度太快。 (但该器件实际上在更高的频率下工作、因此这不是原因。)

    问题是控制器使用了错误的 SPI 模式。 H 输入的值最初在 Q 输出端可见、第一个上升沿移动到下一个上升沿、即 G 输入。 因此、SPI 主器件必须在第一个上升沿之前对第一个位进行采样。 因此、您需要模式2 (CPOL = 1、CPHA = 0)。

    旧裸片速度太慢、传播延迟恰好抵消了错误的 SPI 模式、但新裸片使用更快的设计(与 SN74HCS165相同、其中 fmax = 83 MHz)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    很抱歉、我不明白您的意思。  H 输入的值最初在 Q 输出端可见、第一个上升沿移动到下一个上升沿、即 G 输入。 为什么第一个上升沿转变到下一个上升沿?

    正如您提到过的、该器件为模式2。 数据表中是否有任何与此相关的注释?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当/LD 为低电平时、引脚6的值在引脚9上立即可见。 (这个操作在时钟激活前发生。) 当接收到第一个上升时钟边沿时、第二个到最后一个触发器的值被移入最后一个触发器。 因此、第一个时钟边沿是第一个位(H)和第二个位(G)之间的边界。

    数据表中介绍了此行为、但没有提到 SPI 模式。 但模式2是唯一与该行为相匹配的模式。

    您的固件使用哪种 SPI 模式?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    目前它们使用 SPI 模式3。

    是否有任何方法可以在不更改 PCB 或固件的情况下避免该问题?  例如、我们库存了一些旧版本器件。

    客户在过去的设计中使用过此器件。 他们已经售出了很多板。 如果 更改 PCB 或固件、在修复旧电路板时可能会导致兼容性问题。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    新芯片无法与当前固件一起使用。

    如果固件中的两个错误都已纠正(即将频率降至约10 MHz、并使用 SPI 模式2)、则新固件将与粗体旧裸片和新裸片兼容。