[参考译文] SN74ALVC164245：在某些情况下输入和输出不匹配

Michael、您好、对于所关注的实例、输入处于已知状态。 每当出现这些实例时、输出在本应为低电平时为高电平。 我没有在输入中上拉。  

此致、

西姆兰

大家好、Sirman、

当您说输出为高电平而不是低电平时、您能帮助阐明输入的状态吗？

此外、是否存在数据表第10节的任何缺陷？

此致、

迈克尔.

该设计遵循数据表第10节。 根据我们的测试(见下文)、OE 的启用时间为256ns、我们看到输入保持恒定(例如1. D1D0)时。 不过、输出与输入(D1D0)相同、持续约212ns、但变为 FFDO 约4ns 并返回 D1D0。 是否有关于输入未改变时输出中的干扰的解释？  

此致、

西姆兰  

尊敬的 Simran：

原因可能有几个、电源是否也出现任何干扰？

是否再次出现毛刺脉冲？ 还是主要是在上电后？ 是否还能确认在输入已切换后 OE 已启用？ 在 I/O 之前、如果启用 OE、您是否仍会看到干扰？

此致、

迈克尔.

电源没有干扰。  VCCA 和 VCCB 的电源分别为3.3V 和5V。 干扰每2-3分钟发生一次。 图中的1OE 和2OE 是芯片的使能信号、该信号没有干扰。 OE 在输入得到确认的同时启用。 在测试中、OE 的启用时间为256ns。 一旦将输入设置为特定值、它在 OE 启用期间不会发生变化。 输出在特定时间内是输入值、然后在4ns 内出现干扰并在这之后返回到输入值。   

同时这个芯片是否需要严格的上电顺序？ 是否需要在 VCCB 之前为 VCCA 供电？ 如果不遵循该序列、会出现什么情况？  

大家好、Sirman、

感谢您的澄清。  

有趣的 是、在上电期间没有发生干扰、因为下面的情况是如果电源序列中的任何差距重新出现(主要是在上电期间、以及一旦完全上电/斜升后恢复正常)、可能会发生的情况。

但是、提供的波形并没有太大影响(输入的转换速率、I/O 的电压电平等)。

您还能帮助确认 I/O 实际以3.3V 和5V 的电压进行切换、同时输入速度不低于以下速度吗？ 干扰是否与所有输出一致、还是仅一个输出一致？ 如果是、您是否仍在输出端没有负载(一切都断开)的情况下观察到干扰？

此致、

迈克尔.

您能否确认上电顺序？ 数据表中提到了"正确的加电顺序"。 这是否意味着必须在 VCCB 之前为 VCCA 供电？ 如果不遵循该序列、会出现什么情况？

另外、我们有两个0.1uF 的 VCCA 旁路电容器和两个0.1uF 的 VCCB 旁路电容器。 这是否足够或者您是否建议一个更高的值？