This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AXC4T774-Q1:SN74AXC4T774-Q1会将 MISO 线路驱动为低电平

Guru**** 662690 points
Other Parts Discussed in Thread: SN74AXC4T774-Q1, SN74LVC1G125
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1296143/sn74axc4t774-q1-sn74axc4t774-q1-is-driving-miso-line-to-low

器件型号:SN74AXC4T774-Q1
主题中讨论的其他器件: SN74LVC1G125

您好!

器件中配置的 SPI 器件如下所示。 MISO 线路从电平转换器输出。

当 SPI 从器件2驱动 MISO 线路时、按预期工作。

当 SPI 从器件-2驱动 MISO 线路时、MISO 信号仅高达0.4V (IO 逻辑为1.8V)。 SPI Salve-2无法将 MISO 线路驱动为高电平。 电平转换器强烈将 MISO 线路驱动为"低电平"。

当电平转换器与 SPI 总线隔离后、SPI 从器件-2 MISO 线路按预期工作(1.8V 电平)。

使用 SN74AXC4T774-Q1时、这是否是预期的行为?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    问题是电平转换器的 MISO 输出始终处于运行状态。

    当从器件1未被寻址时、要禁用所有电平转换器的输出、请将其/CS 连接到电平转换器的/OE。 (确保在从器件1附近放置上拉或下拉电阻器、以防止线路悬空。)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    禁用电平转换器输出是解决该问题的最简单方法。  

    SPI 是多从拓扑、上述 SPI 从连接场景是正常的。  我的问题是、 SN74AXC4T774-Q1的这种预期行为是否符合?  

    此外、还有什么其他方法可以在不影响信号质量的情况下控制电平位移器的强大驱动能力?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    只要/OE 为低电平、输出就会保持启用状态。 这是预料之中的。

    如果不想禁用所有输出、可以在电平转换器的输出后插入一个三态缓冲器(例如 SN74LVC1G125)。 但如果不更改电路板、则无法修复。