This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LSF0204-Q1:VREFA 中来自 VREFB 的泄漏电压

Guru**** 670100 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1308908/lsf0204-q1-leakage-voltage-in-vrefa-from-vrefb

器件型号:LSF0204-Q1

您好、TI 团队、

我们在电路中使用 LSF0204-Q 将1.8V 信号电平转换为3.3V 信号。 1.8V 电源来自 LDO 并连接到 VREFA、3.3V 电源连接到 VREFB。 VREFA 侧有一个2.2KOhm 的上拉电阻器、VREFB 侧有一个1K 的上拉电阻器。

我们在关闭1.8V LDO 时会遇到一些问题。 1.8V LDO 输出时的预期电压接近0V、但此处可得到大约0.6V~0.7V。 在观察时、我们得知该电压来自电平转换器。 请确认这是否为预期行为。 在此状态期间、VREFA (1.8V)关闭(我们观察到0.7V)、而 VREFB (3.3V)存在。  

提前感谢您。

赫曼特

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hey Hemanth,  

    在 EN 偏置的正常转换操作期间、较小的漏电流将从 VREFB 流向 VREFA、并会受到200k Ω 内部上拉电阻的限制。 您能否确认在测试中 EN 引脚是否仍然通电?  

    还需要注意的是、并非所有电源都能吸收从 VREFB 到 VREFA 的反向电流、例如 LDO。 这反过来会导致 VREFA 实际浮至所需电平以上。 有关详细说明、请参阅 了解 LSF 系列的偏置电路

    此致、

    插孔  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jack、

    感谢您的回复。

    在测试用例中、EN 引脚为高电平、VREFB 为3.3V、VREFB 应为0V、但读数为0.6V~0.7V。 即使这是针对该特定应用的双向器件、我们也在使用它将数据从器件1 (在1.8V 下工作)转换到器件2  (在3.3V 下工作)

    在 A1、A2、A3中、读数为0.7V、0.7V、0.2V、即使 在该信号处连接的器件1已断电且不发送任何数据。

    在 B1、B2和 B3中、读数为3.3V、3.3V、0.4V。  在这一侧连接的器件2开启、并且它读取为 错误的110 (3.3V、3.3V、0.4V)状态。 器件1关闭时的预期状态为000。

      

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当 EN 为高电平时、两侧会连接(I/O 通道和 VREF 引脚)。 要将两侧彼此隔离、必须将 EN 拉至低电平。