请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN7402 当对输入施加逻辑高电平(本例中为+5 VDC/Vcc)时、输入将汲取大量电流(毫安)。 我根据数十年的实践经验和规格表得出的理解是、当施加逻辑高电平时、TTL 输入不会灌入大量电流。 规格表显示当施加逻辑高电平时、最大输入电流仅为40 µA、最大值。
要么规格发生了变化、要么我对我正在尝试使用的部件批次感到非常糟糕。 我会注意到、我在原型电路板上观察到了这种行为、并将其复制到与 SN7402N 隔离的试验电路板上以进行测试。
是否更改了此器件的规格？ 是否存在制造缺陷实例？
谢谢你。
丰富的
(理查德·博诺莫)
问题显然"已解决"-浇口 PIN 分配错误
我已经决定尝试将7402四路或非门14引脚 DIP 替换为 CMOS 型号 CD4001BE、以查看这是否解决了问题。 我决定检查引脚排列、以确保两种封装的配置方式相同。 我注意到、CD4001BE 的引脚排列与我之前使用 EAGLE 和 EAGLE 库准备的原理图上所示的引脚排列不同。 令我震惊的是，我看到 Eagle 原理图上的引脚，它是基于"7436"四核 NOR 门(现在没有出现在目录中) --例如1和2是输入，3个是输出，与7402的引脚不匹配(根据规格表)-- 例如、2和3是输入、1是输出、这类似于7400四路与非门的引脚排列。 那么、在这段时间、当我认为我要连接到 TTL 或非门输入时、实际上是连接到 TTL 输出！
这就是奇数差异的原因所在。
这就是奇数差异的原因所在。
