This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD4093B-MIL:CD4093B 配置为 RS FIP-Flop

Guru**** 1101210 points
Other Parts Discussed in Thread: CD4044B, TL7700-SEP, CD4093B, TL7733B, TPS3710
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1339064/cd4093b-mil-cd4093b-configured-as-an-rs-fip-flop

器件型号:CD4093B-MIL
主题中讨论的其他器件:CD4093B、CD4044B TL7733BTPS3710、TL7700-SEP

附加的是我们的电路;一个由 CD4093B 内的两个与非门配置的著名 RS 触发器。  出于某些未知原因(幸运的是)、只要加电、它始终处于所需状态(nQ 为高电平)。  但是、我要确保输出始终处于该状态。  到目前为止,他们有,但我不知道为什么。

我认为我可以做的是延迟 nr 输入的上升、以使其相应的输出(nQ)变为高电平。  

为了在试验电路板电路中实现此操作、我在该输入的上拉电阻器(R13)和电容器(C12)(请参阅随附 zip 文件中的原理图)。  这样做会导致整个电路无法工作。  如果我将它们从电路中移除、那么它将返回所需的功能。  然而,在 LTSpice 模型(原谅我! 电路根据需要执行瓶胚。  这就是我并不总是信任仿真的原因。  我感到困惑。  我通过查看电路的其他部分来查看它们是否对触发器产生影响、但到目前为止、我找不到任何结果。

如果您想了解它的工作原理、我已经在随附的文件中包含了一个 PDF 和电路模型(以及所需的子电路)。  如果有任何需要、我可以做些什么来确保电路每次处于所需状态(见下文)? 这个问题现在已变得紧迫。  因此、我们非常感谢您所能提供的一切。  非常感谢!  W. Probasco、908-246-3873

e2e.ti.com/.../5V-UVLO-Circuit.zip

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    R-C 电路必须比电源的上升时间慢。 能否使用示波器测量 Vcc 和 nr?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    nr 和 Ns 输入的上升速度都慢于 PS、而 nr 慢于 Ns。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请注意、这不是 R-S 触发器芯片。  相反、它是通过四路肖特基与非门(CD4093B)中的两个与非门进行配置的。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您说整个电路无法正常工作。 RS 锁存是否正常工作、即其输出是否正确?

    (CD4044B 仅添加了输出使能。)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    否。  简单地说、我们使用的是 CD4093B。  我们使用该 IC 内的两个与非门来配置一个 RS 触发器。  需要一种方法来确保 nQ 每次都在高电平状态下出现。  延迟 nr 输入的上升速度慢/晚于 ns 输入的上升速度似乎没有实现我们的目标。  请提供帮助。  我们正逐小时浪费时间。  也许您可以在空闲时拨打电话、这会大大加快此问题的出现。  908-246-3873 谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您说的是/RESET 输入为低电平(和/SET 为高电平)、但/Q 输出不是高电平? 您能否用示波器展示/RESET 和/Q 信号的行为?

    (请确保此芯片的输入均不是悬空的。)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    第一组不触发事件。  为何启动时输出不变为高电平(第一幅图)?  第二个是触发时的事件(请注意 lt BLU 负向尖峰。

    YEL =/Q (引脚10)

    LT BLU =/R (引脚8)

    PUR =/S (引脚13)

    Dk BLU = Vcc (11.4V)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在第一组中、/R 始终保持高电平(相对于 Vcc)。 R-C 电路没有任何明显的影响。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    如果你仔细观察启动、你将看到/R (引脚8)滞后/S (引脚13)一小部分。  这会向我指示、一旦/S 输入变为高电平、/R 应该被栅极"看到"为低电平、强制其输出/Q (引脚10)为高电平。  为什么不会发生这种情况?  然后,"沿着道路"他们都是高,并保持他们应该的方式。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    低于3V 的最小建议电源电压、不保证器件工作。

    当电源达到3V 时、/R 输入必须为低电平。而"低电平"意味着类似0.5V 的电压。如果您无法使用 R-C 电路执行此操作、请使用 TL7733B 或 TPS3710等电压监控器。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在我给大家发了波形之后、我开始认为这可能是个问题;等到 IC 开始工作时、/R 不再是低电平。  明白了。  所以、这只留下了一个问题:是否有 RAD 硬 POR/监控电路可用?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    TL7700-SEP

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢您的提问。  最后一个问题:鉴于输入/R 和/S 都与 Vcc 一起被拉高、/Q 的状态将设置为什么状态?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    它是随机的高电平或低电平。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    但在实际的试验电路板电路中、它始终上升到低电平。  为什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    显然、其中一个触发器恰好在你的芯片中具有更快的速度。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    因此、我们不能总是如此。  对吧?

    它是否始终出现在其中一种状态、而不是在这两者之间触发?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在其他温度下、或与其他芯片一起、它的行为可能会有所不同。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    比你非常感谢你的帮助!